JP2541216B2 - 信号処理プロセッサにおける異常動作の検出方法 - Google Patents
信号処理プロセッサにおける異常動作の検出方法Info
- Publication number
- JP2541216B2 JP2541216B2 JP62101894A JP10189487A JP2541216B2 JP 2541216 B2 JP2541216 B2 JP 2541216B2 JP 62101894 A JP62101894 A JP 62101894A JP 10189487 A JP10189487 A JP 10189487A JP 2541216 B2 JP2541216 B2 JP 2541216B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processor
- memory
- abnormal operation
- value
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、信号処理装置の電源瞬断等により生じる異
常動作を信号処理プロセッサにより検出し、正常動作に
回復させる方法に関するものである。
常動作を信号処理プロセッサにより検出し、正常動作に
回復させる方法に関するものである。
（従来の技術） 第２図は従来の信号処理装置の一構成例を示すブロッ
ク図である。図中11は信号処理装置であり、信号処理プ
ロセッサ12、電源瞬断検出回路13、OR回路14及びリセッ
トスウィッチ端子15が設けられている。電源瞬断検出回
路13の出力は、リセットスウィッチ端子15からの入力と
ともにOR回路14を通り、信号処理プロセッサ12のリセッ
ト端子（RST）に入力されるようになっている。
ク図である。図中11は信号処理装置であり、信号処理プ
ロセッサ12、電源瞬断検出回路13、OR回路14及びリセッ
トスウィッチ端子15が設けられている。電源瞬断検出回
路13の出力は、リセットスウィッチ端子15からの入力と
ともにOR回路14を通り、信号処理プロセッサ12のリセッ
ト端子（RST）に入力されるようになっている。
このような構成で、信号処理装置11において電源瞬断
が発生すると、電源瞬断検出回路13がそれを検出し、そ
の出力がOR回路14を介して信号処理プロセッサ12のリセ
ット端子（RST）に供給され、信号処理プロセッサ12が
リセットされる。
が発生すると、電源瞬断検出回路13がそれを検出し、そ
の出力がOR回路14を介して信号処理プロセッサ12のリセ
ット端子（RST）に供給され、信号処理プロセッサ12が
リセットされる。
（発明が解決しようとする問題点） しかしながら、上記構成の装置では、電源瞬断に対し
て信号処理プロセッサ12自身では何の対策をも講じるこ
とがなく、もっぱら電源瞬断検出回路13の感度に依存し
ており、もし電源瞬断検出回路13で検出されない程度の
電源瞬断が発生した場合、信号処理プロセッサ12は異常
動作したままの状態となってしまうという問題点があっ
た。また電源瞬断以外の原因により発生する信号処理プ
ロセッサ12の異常動作に対してはいかなる対処も出来な
いという問題点があった。
て信号処理プロセッサ12自身では何の対策をも講じるこ
とがなく、もっぱら電源瞬断検出回路13の感度に依存し
ており、もし電源瞬断検出回路13で検出されない程度の
電源瞬断が発生した場合、信号処理プロセッサ12は異常
動作したままの状態となってしまうという問題点があっ
た。また電源瞬断以外の原因により発生する信号処理プ
ロセッサ12の異常動作に対してはいかなる対処も出来な
いという問題点があった。
この発明は、以上述べた電源瞬断時の信号処理プロセ
ッサの異常動作の判断基準が信号処理プロセッサ自身に
ないことと電源瞬断以外の原因により発生する異常動作
に対しては対処出来ないことの問題点を除去する信号処
理プロセッサにおける異常動作の検出方法を提供するこ
とを目的とする。
ッサの異常動作の判断基準が信号処理プロセッサ自身に
ないことと電源瞬断以外の原因により発生する異常動作
に対しては対処出来ないことの問題点を除去する信号処
理プロセッサにおける異常動作の検出方法を提供するこ
とを目的とする。
（問題点を解決するための手段） 本発明は読み出し／書き込み可能な第１のメモリと第
２のメモリとを用いた信号処理プロセッサにおける異常
動作の検出方法を対象とし、前記従来技術の問題点を解
決するため、前記第１のメモリの分散した複数のアドレ
スに複数の固定値をそれぞれ格納し、前記第２のメモリ
に前記複数の固定値の総和値を格納し、前記第１のメモ
リから前記複数の固定値を読み出して、これらの総和算
ある演算値を算出し、前記第２のメモリから前記総和値
を読み出して、前記演算値と比較し、該比較結果が不一
致であった場合に異常動作であることを指示する信号を
出力するようにしたものである。このとき、前記異常動
作であることを指示する信号が、信号処理プロセッサの
リセット手段を動作する信号であるようにすることがで
きる。
２のメモリとを用いた信号処理プロセッサにおける異常
動作の検出方法を対象とし、前記従来技術の問題点を解
決するため、前記第１のメモリの分散した複数のアドレ
スに複数の固定値をそれぞれ格納し、前記第２のメモリ
に前記複数の固定値の総和値を格納し、前記第１のメモ
リから前記複数の固定値を読み出して、これらの総和算
ある演算値を算出し、前記第２のメモリから前記総和値
を読み出して、前記演算値と比較し、該比較結果が不一
致であった場合に異常動作であることを指示する信号を
出力するようにしたものである。このとき、前記異常動
作であることを指示する信号が、信号処理プロセッサの
リセット手段を動作する信号であるようにすることがで
きる。
（作用） 本発明では、正常動作状態の場合、読み出し／書き込
み可能な第１のメモリ内に格納されている固定値がその
ままの状態で読み出され、その総和値が計算される。こ
の場合、総和値と第２のメモリ内の正解値は一致するの
で、信号処理プロセッサ自身でその判断が行えるように
なる。
み可能な第１のメモリ内に格納されている固定値がその
ままの状態で読み出され、その総和値が計算される。こ
の場合、総和値と第２のメモリ内の正解値は一致するの
で、信号処理プロセッサ自身でその判断が行えるように
なる。
一方、異常動作状態の場合、これは読み出し／書き込
み可能な第１のメモリ（データメモリ）破壊に起因する
ので、読み出された固定値の総和値と第２のメモリ内の
正解値は一致しなくなり、両者の比較により異常動作状
態の検出が行われる。そしてその場合、信号処理プロセ
ッサ自身をリセットすることにより異常動作状態から正
常動作状態への回復が行なわれる。
み可能な第１のメモリ（データメモリ）破壊に起因する
ので、読み出された固定値の総和値と第２のメモリ内の
正解値は一致しなくなり、両者の比較により異常動作状
態の検出が行われる。そしてその場合、信号処理プロセ
ッサ自身をリセットすることにより異常動作状態から正
常動作状態への回復が行なわれる。
したがって、異常動作の判断基準が信号プロセッサ自
身となり判断誤りが生じなくなり、また電源瞬断以外の
原因に起因する異常動作にも対処できるようになり、前
記従来の技術の問題点が解決される。
身となり判断誤りが生じなくなり、また電源瞬断以外の
原因に起因する異常動作にも対処できるようになり、前
記従来の技術の問題点が解決される。
（実施例） 第１図はこの発明の方法が適用される信号処理プロセ
ッサ１の実施例を示すブロック図であり、異常検出及び
回復に関する構成が示されている。信号処理プロセッサ
１は第１のメモリとしてのデータメモリ（RAM）２、加
算器3,第２のメモリとしてのデータROM4、比較器５、リ
セット端子６、OR回路７、リセット回路８を含んで構成
される。データメモリ２の出力は加算器３に接続され、
加算器３の出力及びデータROM4の出力は、比較器５に入
力され、比較器５の出力及び信号処理プロセッサ１のリ
セット端子６からの入力はOR回路７を通りリセット回路
８に入力される。
ッサ１の実施例を示すブロック図であり、異常検出及び
回復に関する構成が示されている。信号処理プロセッサ
１は第１のメモリとしてのデータメモリ（RAM）２、加
算器3,第２のメモリとしてのデータROM4、比較器５、リ
セット端子６、OR回路７、リセット回路８を含んで構成
される。データメモリ２の出力は加算器３に接続され、
加算器３の出力及びデータROM4の出力は、比較器５に入
力され、比較器５の出力及び信号処理プロセッサ１のリ
セット端子６からの入力はOR回路７を通りリセット回路
８に入力される。
本実施例では、異常動作状態は主にデータメモリ２内
のデータ破壊に起因することに着目し、あらかじめいく
つかの固定値データをデータメモリ２内に分散して格納
しておき、一方、データROM4内にその固定値データの総
和値の正解値を格納しておく。そしてデータメモリ２内
に格納しておいた固定値データを読み出し、加算器３に
よりその固定値データの総和値を求め、求めた総和値
と，データROM4内の正解値とを比較器５により比較する
ことで，データメモリ２のデータ破壊を監視し、検出す
る。
のデータ破壊に起因することに着目し、あらかじめいく
つかの固定値データをデータメモリ２内に分散して格納
しておき、一方、データROM4内にその固定値データの総
和値の正解値を格納しておく。そしてデータメモリ２内
に格納しておいた固定値データを読み出し、加算器３に
よりその固定値データの総和値を求め、求めた総和値
と，データROM4内の正解値とを比較器５により比較する
ことで，データメモリ２のデータ破壊を監視し、検出す
る。
比較器５においては、求めた総和値とデータROM4より
読み出した正解値が等しければ“正常動作状態”と判断
し、等しくなければ“異常動作状態”と判断し、それぞ
れ“リセットしない”、“リセットする”の制御信号を
リセット回路８へ出力する。そしてリセット回路８は
“リセットする”の制御信号を受取ると信号処理プロセ
ッサ１自身をリセットし、異常動作状態から正常動作状
態への回復動作を行う。
読み出した正解値が等しければ“正常動作状態”と判断
し、等しくなければ“異常動作状態”と判断し、それぞ
れ“リセットしない”、“リセットする”の制御信号を
リセット回路８へ出力する。そしてリセット回路８は
“リセットする”の制御信号を受取ると信号処理プロセ
ッサ１自身をリセットし、異常動作状態から正常動作状
態への回復動作を行う。
以上の構成はハードウェアにより実現した場合の例で
あるが、本発明はこれに限定されるものではなく、ソフ
トウェアによっても実現することができる。
あるが、本発明はこれに限定されるものではなく、ソフ
トウェアによっても実現することができる。
（発明の効果） 以上、詳細に説明したように本発明によれば、第１の
メモリの一部に領域にのみデータの破壊が生じていたと
しても、この破壊された領域内に固定値が格納される確
率がより向上するため、第１のメモリ内の全ての領域を
チェックすることなく、より確実にデータの破壊を検出
することができ、さらに、第１のメモリ例えばデータメ
モリ（ランダムアクセスメモリ）内容監視方式による異
常動作の検出及び自己回復機能を設けたことにより、異
常動作の判断基準が信号処理プロセッサ自身となり判断
誤りが生じなくなることと、電源瞬断以外に起因する異
常動作にも対処できること、更には信号処理装置におい
て信号処理プロセッサの周辺回路も軽減されることの効
果が期待できる。
メモリの一部に領域にのみデータの破壊が生じていたと
しても、この破壊された領域内に固定値が格納される確
率がより向上するため、第１のメモリ内の全ての領域を
チェックすることなく、より確実にデータの破壊を検出
することができ、さらに、第１のメモリ例えばデータメ
モリ（ランダムアクセスメモリ）内容監視方式による異
常動作の検出及び自己回復機能を設けたことにより、異
常動作の判断基準が信号処理プロセッサ自身となり判断
誤りが生じなくなることと、電源瞬断以外に起因する異
常動作にも対処できること、更には信号処理装置におい
て信号処理プロセッサの周辺回路も軽減されることの効
果が期待できる。
第１図は本発明の方法が適用される信号処理プロセッサ
内における異常検出及び回復に関する部分の構成図、第
２図は従来の信号処理装置における電源瞬断による異常
検出及び回復に関する部分のブロック図である。 １……信号処理プロセッサ、 ２……データメモリ（RAM）、 ３……加算器、４……データROM、 ５……比較器、６……リセット端子、 ７……OR回路、８……リセット回路、 11……信号処理装置、 12……信号処理プロセッサ、 13……電源瞬断検出回路、 14……OR回路、 15……リセットスウィッチ端子。
内における異常検出及び回復に関する部分の構成図、第
２図は従来の信号処理装置における電源瞬断による異常
検出及び回復に関する部分のブロック図である。 １……信号処理プロセッサ、 ２……データメモリ（RAM）、 ３……加算器、４……データROM、 ５……比較器、６……リセット端子、 ７……OR回路、８……リセット回路、 11……信号処理装置、 12……信号処理プロセッサ、 13……電源瞬断検出回路、 14……OR回路、 15……リセットスウィッチ端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 修 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭57−88598（ＪＰ，Ａ) 特開 昭58−111195（ＪＰ，Ａ) 特開 昭58−159299（ＪＰ，Ａ) 特開 昭60−83117（ＪＰ，Ａ) 特開 昭61−243551（ＪＰ，Ａ) 特開 昭61−80444（ＪＰ，Ａ) 特開 昭57−37797（ＪＰ，Ａ)
Claims (2)
- 【請求項１】読み出し／書き込み可能な第１のメモリと
第２のメモリとを用いた信号処理プロセッサにおける異
常動作の検出方法において、 前記第１のメモリの分散した複数のアドレスに複数の固
定値をそれぞれ格納し、 前記第２のメモリに前記複数の固定値の総和値を格納
し、 前記第１のメモリから前記複数の固定値を読み出して、
これらの総和である演算値を算出し、 前記第２のメモリから前記総和値を読み出して、前記演
算値と比較し、該比較結果が不一致であった場合に異常
動作であることを指示する信号を出力すること、を特徴
とする信号処理プロセッサにおける異常動作の検出方
法。 - 【請求項２】異常動作であることを指示する信号が、信
号処理プロセッサのリセット手段を動作する信号である
ことを特徴とする特許請求の範囲第１項記載の信号処理
プロセッサにおける異常動作の検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101894A JP2541216B2 (ja) | 1987-04-27 | 1987-04-27 | 信号処理プロセッサにおける異常動作の検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62101894A JP2541216B2 (ja) | 1987-04-27 | 1987-04-27 | 信号処理プロセッサにおける異常動作の検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63268036A JPS63268036A (ja) | 1988-11-04 |
| JP2541216B2 true JP2541216B2 (ja) | 1996-10-09 |
Family
ID=14312628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62101894A Expired - Lifetime JP2541216B2 (ja) | 1987-04-27 | 1987-04-27 | 信号処理プロセッサにおける異常動作の検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541216B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5788598A (en) * | 1980-11-21 | 1982-06-02 | Yokogawa Hokushin Electric Corp | Fault detecting method of storage device |
| JPS58111195A (ja) * | 1981-12-23 | 1983-07-02 | Casio Comput Co Ltd | デ−タ破壊検出装置 |
| JPS58159299A (ja) * | 1982-03-18 | 1983-09-21 | Toshiba Corp | 記憶デ−タの有効性検出回路 |
| JPS6083117A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Micro Comput Eng Ltd | メモリ回路及びその使用方法 |
| JPS6180444A (ja) * | 1984-09-28 | 1986-04-24 | Matsushita Electric Ind Co Ltd | メモリ内容保持機能診断装置 |
| JPS61243551A (ja) * | 1985-04-22 | 1986-10-29 | Fujitsu Ten Ltd | スタンバイｒａｍのチエツク方法 |
-
1987
- 1987-04-27 JP JP62101894A patent/JP2541216B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63268036A (ja) | 1988-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6280733A (ja) | 情報処理装置 | |
| JP2541216B2 (ja) | 信号処理プロセッサにおける異常動作の検出方法 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| EP0509479A2 (en) | Multiprocessor system | |
| JPH0354652A (ja) | 入出力ポートの障害きりわけ方法 | |
| JPH0844629A (ja) | メモリアクセス異常監視装置 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPH04175838A (ja) | オートリブート時のダンプ方式 | |
| JP2559531B2 (ja) | 二重化システムのエラーチェック回路 | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JPS621037A (ja) | メモリ未定義領域アクセス検出方式 | |
| JP3169879B2 (ja) | マイクロプロセッサ暴走検出方式 | |
| JPS61279940A (ja) | 計算機の異常検出装置 | |
| JP2790511B2 (ja) | 装置内監視切替方式 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| JPH02189662A (ja) | 主記憶装置のエラー処理方法 | |
| JPS60138655A (ja) | 不揮発性メモリの保護方法 | |
| JPS6191746A (ja) | 記憶装置 | |
| JPH06332735A (ja) | マイコンシステムの異常検出回路 | |
| JPH06214814A (ja) | イリーガルメモリアクセス検出方式 | |
| JPH0230060B2 (ja) | ||
| JPH01134632A (ja) | 計算機の異常検出回路 | |
| JPH05313929A (ja) | 計算機の自己診断方式 | |
| JPS6228836A (ja) | 誤書込み防止回路 | |
| JPS61279943A (ja) | メモリ未定義領域アクセス検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |