JPS61243551A - スタンバイｒａｍのチエツク方法 - Google Patents
スタンバイｒａｍのチエツク方法Info
- Publication number
- JPS61243551A JPS61243551A JP60086028A JP8602885A JPS61243551A JP S61243551 A JPS61243551 A JP S61243551A JP 60086028 A JP60086028 A JP 60086028A JP 8602885 A JP8602885 A JP 8602885A JP S61243551 A JPS61243551 A JP S61243551A
- Authority
- JP
- Japan
- Prior art keywords
- data
- contents
- ram
- accumulator
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スタンバイＲＡＭが保持するデータの正異常
を判定するチェック方法に関する。
を判定するチェック方法に関する。
車両用の制御機器にマイクロコンピュータを使用する傾
向は益々強まるが、そのＲＡＭ （ランダム・アクセス
・メモ１月の一部に記憶したデータをイグニッションキ
ーのオフ後も保持しておくためには、該ＲＡＭ領域をバ
ッテリでバックアップする必要がある。かかるＲ、ＡＭ
領域は他のＲＡＭ領域と区別されて特にスタンバイＲＡ
Ｍ、（またはバックアップＲＡＭ）と呼ばれ、累積デー
タ、故障データ等の保持に利用される。
向は益々強まるが、そのＲＡＭ （ランダム・アクセス
・メモ１月の一部に記憶したデータをイグニッションキ
ーのオフ後も保持しておくためには、該ＲＡＭ領域をバ
ッテリでバックアップする必要がある。かかるＲ、ＡＭ
領域は他のＲＡＭ領域と区別されて特にスタンバイＲＡ
Ｍ、（またはバックアップＲＡＭ）と呼ばれ、累積デー
タ、故障データ等の保持に利用される。
ところが、このスタンバイＲＡＭの保持データは、イグ
ニッションキーのオン期間にもバンクアンプ電源の変動
、瞬断等によって破壊される可能性がある。このため、
イグニッションキーをオンにした直後にスタンバイＲＡ
Ｍの保持データをチェックするプログラムを設定してお
くのが一般的である。
ニッションキーのオン期間にもバンクアンプ電源の変動
、瞬断等によって破壊される可能性がある。このため、
イグニッションキーをオンにした直後にスタンバイＲＡ
Ｍの保持データをチェックするプログラムを設定してお
くのが一般的である。
第２図は従来のスタンバイＲＡＭチェック方法の一例で
、ｉａｌはスタンバイＲＡＭの構成図、（ｂ）はそのチ
ェック処理を示すフローチャートである。
、ｉａｌはスタンバイＲＡＭの構成図、（ｂ）はそのチ
ェック処理を示すフローチャートである。
スタンバイＲＡＭは例えばスタートアドレス８０Ｈから
エンドアドレス９ＦＨまでの領域に設定され、各アドレ
ス毎に１バイトのデータＭｌ、Ｍ２゜・・・・・・を格
納できる。但し、隣接するアドレスにはデータＭ１．Ｍ
２．・・・・・・の補数Ｍｌ、Ｍ２．・・・・・・を格
納しておき、対（ベアー）となるデータＭと補数Ｍとの
和が￥ＦＦ（￥は１６進を示す）になるか否かでデータ
Ｍの正異常を判定する。
エンドアドレス９ＦＨまでの領域に設定され、各アドレ
ス毎に１バイトのデータＭｌ、Ｍ２゜・・・・・・を格
納できる。但し、隣接するアドレスにはデータＭ１．Ｍ
２．・・・・・・の補数Ｍｌ、Ｍ２．・・・・・・を格
納しておき、対（ベアー）となるデータＭと補数Ｍとの
和が￥ＦＦ（￥は１６進を示す）になるか否かでデータ
Ｍの正異常を判定する。
しかしながら、上記の方法では、■データＭの書込み途
中でクロックが停止すると次アドレスに対する補数荷の
書込みがなされないため、プログラムはスタンバイＲＡ
Ｍ異常とみなす。また、■電源瞬断等によってデータ対
Ｍ、Ｍが正常な初期値００．￥ＦＦではなく、偶然それ
を反転した￥ＦＦ、００の関係になってもプログラムは
スタンバイＲＡＭ正常とみなしてしまう欠点がある。本
発明はこの点を改善しようとするものである。
中でクロックが停止すると次アドレスに対する補数荷の
書込みがなされないため、プログラムはスタンバイＲＡ
Ｍ異常とみなす。また、■電源瞬断等によってデータ対
Ｍ、Ｍが正常な初期値００．￥ＦＦではなく、偶然それ
を反転した￥ＦＦ、００の関係になってもプログラムは
スタンバイＲＡＭ正常とみなしてしまう欠点がある。本
発明はこの点を改善しようとするものである。
本発明は、バッテリでハックアップされたスタンバイＲ
ＡＭへの書込み時に、１アドレスで選択できる領域の半
分にデータを、また残りの半分には該データの補数を同
時に書込み、そしてチェック時には１アドレスで選択で
きる領域から読出したものの前半と後半を、いずれか一
方を反転して比較し、その一致、不一致からデータの正
異常を判定することを特徴とするものである。
ＡＭへの書込み時に、１アドレスで選択できる領域の半
分にデータを、また残りの半分には該データの補数を同
時に書込み、そしてチェック時には１アドレスで選択で
きる領域から読出したものの前半と後半を、いずれか一
方を反転して比較し、その一致、不一致からデータの正
異常を判定することを特徴とするものである。
スタンバイＲＡＭの１アドレスで選択できる領域の半分
にデータを、そして残りの半分に該データの補数を書込
むようにすると、これらは同時に書込まれるので、次ア
ドレスとの間でクロックが中断してもその影響を受ける
ことがない。また、電源瞬断等で該領域内がオールＯま
たはオール１になっても、その前半（データ）と後半（
補数）の反転値とを比較すると不一致になるので、いず
れのケースでも誤判定が回避できる。以下、図示の実施
例を参照しながらこれを詳細に説明する。
にデータを、そして残りの半分に該データの補数を書込
むようにすると、これらは同時に書込まれるので、次ア
ドレスとの間でクロックが中断してもその影響を受ける
ことがない。また、電源瞬断等で該領域内がオールＯま
たはオール１になっても、その前半（データ）と後半（
補数）の反転値とを比較すると不一致になるので、いず
れのケースでも誤判定が回避できる。以下、図示の実施
例を参照しながらこれを詳細に説明する。
第１図は本発明の一実施例を示す説明図で、ｆａｔはス
タンバイＲＡＭの構成図、（ｂ）〜ｆｄｌは各処理のフ
ローチャートである。本例のスタンバイＲＡＭには、１
ア１°゛レスで選択される領域（１バイト−８ピッ１−
とする）の半分（ピッｌ−４〜７）にデータＭを、また
残りの半分（ピッｌ−０〜３）には該データＭの補数ｉ
を書込む。ｆｂ）はその格納処理フロー、（Ｃ１はその
うちのサブルーチンを示している。
タンバイＲＡＭの構成図、（ｂ）〜ｆｄｌは各処理のフ
ローチャートである。本例のスタンバイＲＡＭには、１
ア１°゛レスで選択される領域（１バイト−８ピッ１−
とする）の半分（ピッｌ−４〜７）にデータＭを、また
残りの半分（ピッｌ−０〜３）には該データＭの補数ｉ
を書込む。ｆｂ）はその格納処理フロー、（Ｃ１はその
うちのサブルーチンを示している。
使用するＣＰＵは８ビツトを例としたもので、各８ビツ
トのアキュムレータＡ、ＢとインデックスレジスタＸを
有する。（ｂｌの処理ではアキュムレータＡに￥ＭＯ（
１バイトの左半分をデータＭとして右半分はオールＯの
ままとしたもの）を格納してから（Ｃ１のサブルーチン
に移る。このサブルーチンではアキュムレータＡの内容
をアキュムレータＢに複写しくＡ→Ｂ）、次いでＢの内
容を反転する（ Ｂ −Ｂ ）。この結果Ｂの内容は￥
ＭＦとなるが、これをＢ上で４ビツト右ヘシフトすると
、Ｂの内容は￥ＯＭになる。そこでＡとＢを加算すると
（Ａ−Ａ＋Ｂ）、Ａ−７ＭＭになるので、これを（ｂｌ
のフローでスタンバイＲＡＭに書込む。
トのアキュムレータＡ、ＢとインデックスレジスタＸを
有する。（ｂｌの処理ではアキュムレータＡに￥ＭＯ（
１バイトの左半分をデータＭとして右半分はオールＯの
ままとしたもの）を格納してから（Ｃ１のサブルーチン
に移る。このサブルーチンではアキュムレータＡの内容
をアキュムレータＢに複写しくＡ→Ｂ）、次いでＢの内
容を反転する（ Ｂ −Ｂ ）。この結果Ｂの内容は￥
ＭＦとなるが、これをＢ上で４ビツト右ヘシフトすると
、Ｂの内容は￥ＯＭになる。そこでＡとＢを加算すると
（Ａ−Ａ＋Ｂ）、Ａ−７ＭＭになるので、これを（ｂｌ
のフローでスタンバイＲＡＭに書込む。
このようにして（ａｌのスタンバイＲＡＭの各領域には
データＭｌ、Ｍ２．・・・・・・がそれぞれ補数Ｍ ＋
。
データＭｌ、Ｍ２．・・・・・・がそれぞれ補数Ｍ ＋
。
Ｍ ２ 、・・・・・・を伴って書込まれる。＋ｄ＋は
このスタンバイＲＡＭをチェックするフローで、インデ
ックスレジスタＸにスタンバイＲＡＭのスタートアドレ
ス８０Ｉ（を格納することから開始する。先ず、スター
トアドレスでスタンバイＲＡＭからデータ（７ＭＭ）を
続出し、それをアキュムレータＡに格納する（Ａ４−０
．Ｘ）。次いでそれをアキュムレータＢに複写しくＡ−
Ｂ）、更にＢの内容を反転する（Ｂ←Ｂ）。これで７Ｍ
ＭとなったＢの内容を左に４回シフトすると￥ＭＯとな
るが、これとＡの下位４ビツトをマスクした値￥ＭＯを
比較し、Ａ＝Ｂであれば正常、Ａ（Ｂであれば異常と判
断する。そして正常の場合にはアドレスを１つ進めて（
Ｘ−Ｘ＋１）上記と同様の動作を行い、これをスタンバ
イＲＡＭのエンドアドレス９ＦＨまで繰り返す。
このスタンバイＲＡＭをチェックするフローで、インデ
ックスレジスタＸにスタンバイＲＡＭのスタートアドレ
ス８０Ｉ（を格納することから開始する。先ず、スター
トアドレスでスタンバイＲＡＭからデータ（７ＭＭ）を
続出し、それをアキュムレータＡに格納する（Ａ４−０
．Ｘ）。次いでそれをアキュムレータＢに複写しくＡ−
Ｂ）、更にＢの内容を反転する（Ｂ←Ｂ）。これで７Ｍ
ＭとなったＢの内容を左に４回シフトすると￥ＭＯとな
るが、これとＡの下位４ビツトをマスクした値￥ＭＯを
比較し、Ａ＝Ｂであれば正常、Ａ（Ｂであれば異常と判
断する。そして正常の場合にはアドレスを１つ進めて（
Ｘ−Ｘ＋１）上記と同様の動作を行い、これをスタンバ
イＲＡＭのエンドアドレス９ＦＨまで繰り返す。
以上述べたように本発明によれば、スタンバイＲＡＭへ
の書込み中にクロックが停止しても、当該アドレス内の
データ対ＭＭは正常に書込まれるか、或いは以前の状態
を保つので、その後のチェックでデータ異常と判定され
ることはなく、またバンクアンプ電源が瞬断してデータ
破壊が生じても、１アドレスで選択される領域内がオー
ル０またはオール１になれば、その前半と後半の反転値
とは必ず不一致になるので、これをデータ正常と誤判断
することがない利点を有する。
の書込み中にクロックが停止しても、当該アドレス内の
データ対ＭＭは正常に書込まれるか、或いは以前の状態
を保つので、その後のチェックでデータ異常と判定され
ることはなく、またバンクアンプ電源が瞬断してデータ
破壊が生じても、１アドレスで選択される領域内がオー
ル０またはオール１になれば、その前半と後半の反転値
とは必ず不一致になるので、これをデータ正常と誤判断
することがない利点を有する。
第１図は本発明の一実施例を示す説明図、第２図は従来
のスタンバイＲＡＭチェック方法の説明図である。 図中、８０Ｈ，８１Ｈ，・・・・・・はスタンバイＲＡ
Ｍの各アドレス、Ｍはデータ、Ｍはその補数である。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 （ｄ）スタ′ノバイ ＲＡＭ 浴（米のスタ゛）７ 第２ （ｂ）＋ニック笈ＩＩ！フロー 路ＲＡＭ十ニック方う太 図
のスタンバイＲＡＭチェック方法の説明図である。 図中、８０Ｈ，８１Ｈ，・・・・・・はスタンバイＲＡ
Ｍの各アドレス、Ｍはデータ、Ｍはその補数である。 出 願 人 富士通テン株式会社 代理人弁理士 青 柳 稔 （ｄ）スタ′ノバイ ＲＡＭ 浴（米のスタ゛）７ 第２ （ｂ）＋ニック笈ＩＩ！フロー 路ＲＡＭ十ニック方う太 図
Claims (1)
- バッテリでバックアップされたスタンバイＲＡＭへの書
込み時に、１アドレスで選択できる領域の半分にデータ
を、また残りの半分には該データの補数を同時に書込み
、そしてチェック時には１アドレスで選択できる領域か
ら読出したものの前半と後半を、いずれか一方を反転し
て比較し、その一致、不一致からデータの正異常を判定
することを特徴とするスタンバイＲＡＭのチェック方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086028A JPS61243551A (ja) | 1985-04-22 | 1985-04-22 | スタンバイｒａｍのチエツク方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086028A JPS61243551A (ja) | 1985-04-22 | 1985-04-22 | スタンバイｒａｍのチエツク方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61243551A true JPS61243551A (ja) | 1986-10-29 |
Family
ID=13875198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60086028A Pending JPS61243551A (ja) | 1985-04-22 | 1985-04-22 | スタンバイｒａｍのチエツク方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61243551A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268036A (ja) * | 1987-04-27 | 1988-11-04 | Oki Electric Ind Co Ltd | 信号処理プロセッサにおける異常動作の検出方法 |
| JPS63307560A (ja) * | 1987-06-09 | 1988-12-15 | Mitsubishi Electric Corp | Ｒａｍのエラ−チエツク方法 |
| JPH0272454A (ja) * | 1988-09-07 | 1990-03-12 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
| JPH064411A (ja) * | 1992-04-28 | 1994-01-14 | Sanyo Electric Co Ltd | 修復機能を有するメモリー装置のデータ記憶方法 |
| JP2006163811A (ja) * | 2004-12-07 | 2006-06-22 | Denso Corp | 不揮発性メモリのデータ制御方法 |
-
1985
- 1985-04-22 JP JP60086028A patent/JPS61243551A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268036A (ja) * | 1987-04-27 | 1988-11-04 | Oki Electric Ind Co Ltd | 信号処理プロセッサにおける異常動作の検出方法 |
| JPS63307560A (ja) * | 1987-06-09 | 1988-12-15 | Mitsubishi Electric Corp | Ｒａｍのエラ−チエツク方法 |
| JPH0272454A (ja) * | 1988-09-07 | 1990-03-12 | Matsushita Electric Ind Co Ltd | 不揮発性記憶装置 |
| JPH064411A (ja) * | 1992-04-28 | 1994-01-14 | Sanyo Electric Co Ltd | 修復機能を有するメモリー装置のデータ記憶方法 |
| JP2006163811A (ja) * | 2004-12-07 | 2006-06-22 | Denso Corp | 不揮発性メモリのデータ制御方法 |
| JP4543317B2 (ja) * | 2004-12-07 | 2010-09-15 | 株式会社デンソー | 不揮発性メモリのデータ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02206843A (ja) | 不良データアルゴリズム | |
| JPS61243551A (ja) | スタンバイｒａｍのチエツク方法 | |
| JPS6391764A (ja) | パリティ・チェック機能を有するメモリ・システム | |
| JPS61211786A (ja) | Ｉｃカ−ド | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPS59133623A (ja) | バス情報履歴格納方式 | |
| JPH06214890A (ja) | 計算機 | |
| JPH0944416A (ja) | コンピュータによるデータ処理システムの停電時のデータ保護方法と停電時のデータ保護機能を備えたデータ処理システム | |
| JPH05108493A (ja) | メモリ制御方式 | |
| JPS608962A (ja) | 記憶情報一時障害検出方式 | |
| JPS62286142A (ja) | 揮発性メモリの記憶内容破壊検出方法 | |
| JPH07152659A (ja) | コンピュータの記憶データ保護装置 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPS63100557A (ja) | 不揮発性ｒａｍを有するメモリバツクアツプ装置 | |
| JPS59139199A (ja) | 記憶保護方式 | |
| JPH0359740A (ja) | メモリ障害検出方式 | |
| JPH0281150A (ja) | バックアップメモリのデータ保護方法 | |
| JPH0367346A (ja) | アドレス制御回路 | |
| JPH0315214B2 (ja) | ||
| JPS62276929A (ja) | パリテイ異常検出回路 | |
| JPS59217298A (ja) | メモリエラ−救済方式 | |
| JPS58184661A (ja) | 転送デ−タのチエツク方式 | |
| JPH02144633A (ja) | コントロールストレージのエラー訂正装置 | |
| JPS63220330A (ja) | シ−ケンス制御回路 | |
| JPH02118745A (ja) | メモリバックアップ装置 |