JPS63268036A - 信号処理プロセッサにおける異常動作の検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、信号処理装置の電源瞬断等により生じる異常
動作を信号処理プロセッサにより検出し、正常動作に回
復させる方法に関するものである。

（従来の技術） 第２図は従来の信号処理装置の一構成例を示すブロック
図である。図中１１は信号処理装置であり、信号処理プ
ロセッサ１２、電源瞬断検出回路１３、ＯＲ回路１４及
びリセットスウィッチ端子１５が設けられている。電源
瞬断検出回路１３の出力は、リセットスウィッチ端子１
５からの入力とともにＯＲ回路１４を通り、信号処理プ
ロセッサ１２のリセット端子（Ｒ５Ｔ）に人力されるよ
うになっている。

このような構成で、信号処理装置１１において電源瞬断
が発生すると、電源瞬断検出回路１３がそれを検出し、
その出力がＯＲ回路１４を介して信号処理プロセッサ１
２のリセット端子（Ｒ５Ｔ）に供給され、信号処理プロ
セッサ１２がリセットされる。

（発明が解決しようとする問題点） しかしながら、上記構成の装置では、電源瞬断に対して
信号処理プロセッサ１２自身では何の対策をも講じるこ
とがなく、もっばら電源瞬断検出回路１３の感度に依存
しており、もし電源瞬断検出回路１３で検出されない程
度の電源瞬断が発生した場合、信号処理プロセッサ１２
は異常動作したままの状態となってしまうという問題点
があった。また電源瞬断以外の原因により発生する信号
処理プロセッサ１２の異常動作に対してはいかなる対処
も出来ないという問題点があった。

この発明は、以上述べた電源瞬断時の信号処理プロセッ
サの異常動作の判断基準が信号処理プロセッサ自身にな
いことと電源瞬断以外の原因により発生する異常動作に
対しては対処出来ないことの問題点を除去し、異常動作
の発生が少ない信号処理プロセッサを提供することを目
的とする。

（問題点を解決するための手段） 本発明は信号処理プロセッサにおける異常動作の検出及
び回復方法を対象とし、前記従来技術の問題点を解決す
るため、ランダムアクセスメモリ内に分散したアドレス
で複数個の固定値を格納しておくとともに、リードオン
リーメモリ内にそわらの総和値の正解値を格納しておき
、前記ランダムアクセスメモリから固定値データを読み
出してそれらの総和値を算出し、該総和値と前記リード
オンリーメモリの正解値を比較することにより動作状態
の監視を行い、該監視により異常動作状態が検出された
場合、信号処理プロセッサ自身をリセットするようにし
たものである。

（作用） 本発明では、正常動作状態の場合、ランダムアクセスメ
モリ内に格納されている固定値がそのままの状態で読み
出され、その総和値が計算される。この場合、総和値と
リードオンリーメモリ内の正解値は一致するので、信号
処理プロセッサ自身でその判断が行えるようになる。

一方、異常動作状態の場合、これはランダムアクセスメ
モリ（データメモリ）破壊に起因するので、読み出され
た固定値の総和値とリードオンリーメモリ内の正解値は
一致しなくなり、両者の比較により異常動作状態の検出
が行われる。そしてその場合、信号処理プロセッサ自身
をリセットすることにより異常動作状態から正常動作状
態への回復が行なわれる。

したがって、異常動作の判断基準が信号プロセッサ自身
となり判断誤りが生じなくなり、また電源瞬断以外の原
因に起因する異常動作にも対処できるようになり、前記
従来の技術の問題点が解決される。

（実施例） 第１図はこの発明の方法が適用される信号処理プロセッ
サ１の実施例を示すブロック図であり、異常検出及び回
復に関する構成が示されている。

信号処理プロセッサ１はデータメモリ（ＲＡＭ）２、加
算器３．データＲＯＭ４、比較器５、リセット端子６、
ＯＲ回路７、リセット回路８を含んで構成される。デー
タメモリ２の出力は加算器３に接続され、加算器３の出
力及びデータＲＯＭ４の出力は、比較器５に人力され、
比較器５の出力及び信号処理プロセッサ１のリセット端
子６からの入力はＯＲ回路７を通りリセット回路８に入
力される。

本実施例では、異常動作状態はデータメモリ２の破壊に
起因することに着目し、あらかじめいくつかの固定値デ
ータをデータメモリ２内に分散して格納しておき、一方
、データＲＯＭ４内にその固定値データの総和値の正解
値を格納しておく。

そしてデータメモリ２内に格納しておいた固定値データ
を読み出し、加算器３によりその固定値データの総和値
を求め、求めた総和値と、データＲＯＭ４内の正解値と
を比較器５により比較することで、データメモリ２の破
壊を監視し、検出する。

比較器５においては、求めた総和値とデータＲＯＭ４よ
り読み出した正解値が等しければ“正常動作状態”と判
断し、等しくなければ“異常動作状態“と判断し、それ
ぞれ“リセットしない”、“リセットする”の制御信号
をリセット回路８へ出力する。そしてリセット回路８は
“リセットする”の制御信号を受取ると信号処理プロセ
ッサ１自身をリセットし、異常動作状態から正常動作状
態への回復動作を行う。

以上の構成はハードウェアにより実現した場合の例であ
るが、本発明はこれに限定されるものではなく、ソフト
ウェアによっても実現することができる。

（発明の効果） 以上、詳細に説明したように本発明によれば、信号処理
プロセッサ内にデータメモリ（ランダムアクセスメモリ
）内容監視方式による異常動作の検出及び自己回復機能
を設けたことにより、異常動作の判断基準が信号処理プ
ロセッサ自身となり判断誤りが生じなくなることと、電
源瞬断以外に起因する異常動作にも対処できること、更
には信号処理装置において信号処理プロセッサの周辺回
路も軽減されることの効果が期待できる。

【図面の簡単な説明】

第１図は本発明の方法が適用される信号処理プロセッサ
内における異常検出及び回復に関する部分の構成図、第
２図は従来の信号処理装置における電源瞬断による異常
検出及び回復に関する部分のブロック図である。 １・・・信号処理プロセッサ、 ２・−・データメモリ（ＲＯＭ）、 ３・・・加算器、　４・−データＲＯＭ、５・・・比較
器、　　６・−リセット端子、７−ＯＲ回路、８・−リ
セット回路、 １１−・・信号処理装置、 １２−・・信号処理プロセッサ、 １３−・電源瞬断検出回路、 １４−ＯＲ回路、 １５−・・リセットスウィッチ端子。

Claims (1)

1. 【特許請求の範囲】 ランダムアクセスメモリ内に分散したアドレスで複数個
   の固定値を格納しておくとともに、リードオンリーメモ
   リ内にそれらの総和値の正解値を格納しておき、 前記ランダムアクセスメモリから固定値データを読み出
   してそれらの総和値を算出し、該総和値と前記リードオ
   ンリーメモリの正解値を比較することにより動作状態の
   監視を行い、 該監視により異常動作状態が検出された場合、信号処理
   プロセッサ自身をリセットすることを特徴とする信号処
   理プロセッサの異常動作の検出及び回復方法。