JPH02214413A - ディジタル形保護継電装置の監視方式 - Google Patents

ディジタル形保護継電装置の監視方式

Info

Publication number
JPH02214413A
JPH02214413A JP1032306A JP3230689A JPH02214413A JP H02214413 A JPH02214413 A JP H02214413A JP 1032306 A JP1032306 A JP 1032306A JP 3230689 A JP3230689 A JP 3230689A JP H02214413 A JPH02214413 A JP H02214413A
Authority
JP
Japan
Prior art keywords
monitoring
calculation unit
calculation
unit
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1032306A
Other languages
English (en)
Inventor
Hachidai Itou
伊藤 八大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1032306A priority Critical patent/JPH02214413A/ja
Publication of JPH02214413A publication Critical patent/JPH02214413A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は複数のディジタル演算処理部によって構成され
たマルチプロセッサ方式のディジタル形保護継電装置の
監視方式に関する。
(従来の技術) 電力系統を保護する保護継電装置にマイクロコンピュー
タを適用する技術はよく知られている。
そして近年、電力系統規模の増大につれて系統保護設備
の増加が問題になっており、この問題に対処するためデ
ィジタル形保護継電装置が用いられるようになってきて
いる。
ディジタル形保護継電装置としては、例えば特開昭60
−113615号公報に示されるように、複数のディジ
タル演算処理部を備え、各ディジタル演算処理部がリレ
ー判定及びシーケンス処理などの各処理を行う。そして
、これらディジタル演算処理部には相互にデータの授受
が可能なように接続される、いわゆるマルチプロセッサ
方式が用いられる。したがって、このディジタル形保護
継電装置の監視に当たっては、その構成上、複数のディ
ジタル演算処理部の全てを漏れなく監視する必要がある
第3図は従来のディジタル形保:im電装置の構成を示
すブロック図である。同図に示されるように、ディジタ
ル形保護継電装置は複数のディジタル演算処理部(以下
演算部という)1−1.1−2、・・・、1−nとアナ
ログ・ディジタル変換部2とディジタル出力部3とシス
テムバス4とから構成され、各演算部1−1. 1−2
.・・・、1−n。
アナログ・ディジタル変換部2及びディジタル出力部3
はシステムバス4を介して相互に接続されている。また
、各演算部1−1.1−2.・・・、1−〇はマイクロ
プロセッサ11、メモリ12、入出力回路13及びイン
ターフェイス14などの周辺回路が内部バス15で相互
に接続され、前記インターフェイス14を介してシステ
ムバス4と接続されている。
上記構成のディジタル形保護継電装置において、各演算
部1−1.1−2.・・・、1−〇は以下のような監視
を行なっている。即ち、各演算部1−1゜1−2.・・
・、1−nはそれぞれ、ある特定の番地がマイクロプロ
セッサ11により周期的にアクセスされることをハード
ウェアにより監視するウォッチドッグタイマ監視、所定
の演算処理が順次正しく実行されていることを監視する
ソフトウェア監視、メモリ12が正しく読み書きできる
ことを監視するメモリ書込み読み出しチエツク及びパリ
ティ−チエツク、正解のわかっている演算をマイクロプ
ロセッサ11に実行させ、演算が正しく行われることを
確認する演算監視等の周知の各種監視を行っている。
これらの監視によって検出された各演算部1−1.1−
2.・・・、1−nの不良は通常次に述べるように外部
に出力される。即ち、各演算部1−21−3.・・・、
1−nで検出された不良情報は、第1の演算部1−1に
よってシステムバス4を介して読み出され、第1の演算
部1−1によってシステムバス4、およびディジタル出
力部3を介して外部に出力される。そして、第1の演算
部1−1の不良は、第1の演算部1−1自身によって上
述と同様にディジタル出力部3を介して出力する。
但し、第1の演算部1−1のウォッチドッグタイマによ
って検出された第1の演算部1−1の不良は、第1の演
算部1−1のソフトウェア処理によらず、ハードウェア
のみによって、システムバス4及びディジタル出力部3
を介して外部に出力される。
(発明が解決しようとする課題) 上述した従来の方式では、第1の演算部1−1の不良が
ウォッチドッグタイマで検出されハードウェアにより外
部に出力される場合を除き、各演算部1−1.1−2.
・・・、1−nの不良に関しては、全て第1の演算部1
−1が、ソフトウェア処理により、不良情報をシステム
バス4及びディジタル出力部3を介して外部に出力する
構成となっているため、下記のような不具合があった。
まず第4図を用い、第1の演算部1−1の繰り返し演算
のフローチャートを説明する。演算部1−1は、ステッ
プ101でウォッチドッグタイマをリセットし、ステッ
プ102および103にてリレー判定処理またはシーケ
ンス処理などの演算処理を実行する。その後、ステップ
104で演算部1−1自身の前述の監視処理を実行し、
さらにステップ105にて他の演算部1−2〜1−nの
監視処理の結果の不良情報を読み込む監視不良読込み処
理を実行する。そしてこのステップ104の監視処理及
びステップ105の監視不良読込み処理の結果をステッ
プ106にて第4図に示したディジタル出力部3へ出力
する不良出力処理を実行する。以下、これらの処理を繰
り返し実行している。これにより、演算部1−1の処理
が停止した場合などウォッチドッグタイマをリセットす
る処理が一定時間以上実行されなかった場合には、ウォ
ッチドッグタイマによって不良が検出されハードウェア
によって演算部1−1の不良情報がディジタル入出力回
路3から出力される。また、演算部1−1のメモリの不
良などの場合にはステップ104の監視処理で不良が検
出され、他の演算部1−2〜1−nの不良の場合にはそ
の不良情報がステップ105の監視不良読込み処理にて
読み込まれると共に、ステップ106の不良出力処理に
おいてそれらの不良情報がディジタル出力部3へ出力さ
れる。
一方、第5図を用い第iの演算部1−i(n個の演算部
で構成されるディジタル形保護継電装置の場合、iは2
からnの整数)の繰り返し演算のフローチャートを説明
rる。第2の演算部1−iの繰り返し演算は第1の演算
部1−1の繰り返し演算とは異なっている。第5図にお
いて演算部11は、ステップ111でウォッチドッグタ
イマをリセットし、ステップ112にてリレー判定処理
またはシーケンス処理などの演算処理を実行した後、前
記第1の演算部1−1の監視処理と同様にステップ11
3で演算部1−i自身の監視処理を実行する。以下、こ
れらの処理を繰り返し実行している。このステップ11
3の監視処理結果が第4図のフローチャートで示した第
1の演算部1−1のステップ105の監視不良読込み処
理で読み込まれ、第1の演算部1−1のステップ106
の不良出力処理にてディジタル出力部3から出力される
したがって、第1の演算部1−1の異常により繰り返し
演算の実行順序が第6図のフローチャートに示す如く、
ステップ101のウォッチドッグタイマのリセット処理
およびステップ102のリレー判定処理のみを繰り返す
ようになった場合には、第1の演算部1−1の不良情報
並びに第iの演算部1−iの不良情報はディジタル出力
部3へ出力されることがない。即ち、ウォッチドッグタ
イマのリセット処理が短時間で繰り返し実行されるため
、ウォッチドッグタイマは第1の演算部11の不良を検
出できない。また、ステップ104の監視処理、ステッ
プ105の監視不良読込み処理及びステップ106の不
良出力処理を実行しないため、第1の演算部1−1の不
良情報並びに第iの演算部1−iの不良情報がディジタ
ル出力部3を介して外部へ出力されることがない。
この様に、第1の演算部1−1に異常があるにもかかわ
らず外部に不良情報が全く出力されない場合があるのは
、異常検出能力の面から好ましくない。
本発明は上記の問題点を解決するためになされたもので
あり、どの演算部が不良となった場合でも、不良となっ
た演算部を的確に検出できるディジタル形保護継電装置
の監視方式を提供することを目的とする。
〔発明の構成〕
(課題を解決するための手段) この発明は、それぞれ保護対象となる系統リレー判定処
理および自身の監視処理を繰返して実行する複数の演算
部が相互に接続されてなるディジタル形保護継電装置に
おいて、前記演算部の少なくとも一つが他の演算部の監
視処理結果を読み込んで不良を検出すると共に、不良検
出する演算部が所定の繰返し処理を実行しているか否か
を該演算部以外の前記演算部が監視することを特徴とし
ている。
この監視方式を実施するには、複数の演算部のうちの一
つを第1の演算部、他の一つを第2の演算部とし、第1
の演算部がこれ以外の全ての演算部の1処理結果を読み
込んで不良を検出し、第2の演算部が第1の演算部の監
視処理結果を読み込んで不良を検出すると共に、第1の
演算部が所定の繰返し処理を実行しているか否かを監視
するとよい。
また、上記監視方式を実施する場合、演算部がn(nは
2以上の整数)個であるとき、このうち、第i  (i
−1,2−n)の演算部が第i+1 (i−nのときi
+1−1)の演算部の監視処理結果を読み込んで不良を
検出すると共に、第i+1の演算部が所定の繰返し演算
処理を実行しているか否かを監視するようにしてもよい
(作 用) この発明においては、演算部がそれぞれ監視処理した結
果を、他の演算部が読み込んで不良を検出する動作を全
ての演算部について実行すると同時に、不良検出動作を
実行した演算部が所定の繰返し処理を実行I−でいるか
否かを、この演算部以外の演算部が監視するため、どの
演算部が不良となった場合でも、不良となった演算部を
的確に検出することができる。
この場合、監視処理結果を読み込んで不良を検出する手
段、および所定の繰返し処理が実行されたか否かの監視
手段を集中的に2個の演算部に持たせても、あるいは、
全ての演算部に分割して持たせても同様の結果が得られ
る。
(実施例) 以下、図面を用いて本発明の実施例について説明する。
第1図は本発明の一実施例を示すフローチャートであり
、このフローチャートに従って、第4図および第6図を
も参照して演算部の詳しい処理動作を説明する。
まず、第1の演算部1−1が正常に動作している場合、
第2の演算部1−2は、ステップ111でウォッチドッ
グタイマをリセットし、ステップ112でリレー判定処
理またはシーケンス処理などの演算処理を実行し、ステ
ップ113にて演算部1−2自身の監視処理を実行する
。その後、ステップ114で第4図に示した第1の演算
部1−1のステップ104の監視処理において不良が検
出されていないかを監視する監視不良読込み処理を実行
し、続いてステップ115にて第4図に示した第1の演
算部1−1の全ての繰り返し演算処理が実行されている
かを監視する演算監視処理を実行する。しかしこの場合
箱1の演算部には不良がないためステップ116の不良
判断処理において第1の演算部1−1は正常であると判
断しステップ111のウォッチドッグタイマリセット処
理に戻る。従って、ディジタル出力部3へ不良情報を出
力するステップ117の不良出力処理は実行されない。
次に、第1の演算部1−1の異常により繰り返し演算の
実行順序が第6図のフローチャートに示すようになった
場合について説明する。この場合、第1の演算部1−1
の繰り返し演算に於て漏れがあることをステップ115
の演算監視処理で検出し、ステップ116の不良判断処
理にて第1の演算部1−1が不良であると判断するため
、次のステップ117の不良出力処理で第1の演算部1
−1が不良であるという不良情報をディジタル出力部3
へ出力することになる。ここで、ステップ115の演算
監視処理は具体的には、第3図に示した第1の演算部1
−1の繰り返し演算の各処理に於て順次更新されていく
カウンタの値が実際に正しく更新されているか否かを、
第2の演算部1−2からカウンタの値を読み出すことに
より行うなど周知の方法にて行われる。
さらに、第1の演算部1−1の異常により、第3図に示
した第1の演算部1−1のステップ104の監視処理に
おいて不良が検出されている場合について説明する。こ
の場合、第2の演算部1−2は第1図のステップ114
の監視不良読込み処理で、第1の演算部のステップ10
4の監視処理で検出された不良情報を読み込み、ステッ
プ116の不良判断処理において第1の演算部1−1が
不良であると判断するため、ステップ117の不良出力
処理においてディジタル出力部3を介して読み込んだ前
記不良情報を出力する。
かくして、本実施例によれば、第1の演算部1−1の異
常により例えば繰り返し演算処理の順序が第6図のフロ
ーチャートに示すようになった場合でも、第2の演算部
1−2によって第1の演算部1−1の所定の繰り返し演
算処理の漏れが検出され、第2の演算部1−2の不良出
力処理によって第1の演算部1−1が不良であるという
不良情報がディジタル出力部3を介して外部に出力され
、さらに、第1の演算部1−1自身の監視により不良が
発生した場合にも第2の演算部1−2の不良出力処理に
よって第1の演算部1−1が不良であるという不良情報
がディジタル出力部3を介して外部に出力されるため、
どの演算部が不良となった場合でも、不良となった演算
部を的確に検出することができる。
第2図は本発明の他の実施例を示すフローチャートであ
り、この場合箱iの演算部1−iで実行される繰り返し
演算処理のフローチャートを示しでいる。第2図におい
て、ステップ121゜122.123の処理はそれぞれ
第1図のステップ111,112,113の処理に対応
している。
本実施例では、第iの演算部1−iは第i+1(lがn
の場合にはi+1は1とする。以下同様)の演算部1−
(i+1)の監視処理の結果を読み込むと共に、第i+
1の演算部1−(i+1)の繰り返し演算処理において
漏れがないことを確認し、第i+1の演算部1− (i
+1)の不良を検出した場合には、ディジタル出力部3
を介して第i+1の演算部1−(i+1)の不良情報を
出力するようにしている。即ち、ステップ123の監視
処理を実行後、ステップ124で第i+1の演算部1−
 (1+1)の監視処理の結果を読み込む第i+1演算
部監視不良読込み処理を実行し、その後、ステップ12
5にて第i+1の演算部1−(i+1)の繰り返し演算
処理において漏れがないことを確認する第i+1演算部
演算監視処理を実行する。このステップ125の第i+
1演算部の演算監視処理は上記実施例におけるステップ
115の演算監視処理と同様の方法により行われる。次
に第iの演算部1−iは、ステップ124の第i+1演
算部の監視不良読込み処理およびステップ125の第i
+1演算部の演算監視処理の結果からステップ126の
不良判断処理において第i+1の演算部1−(i+1)
の不良の有無を判断し、不良がある場合にはステップ 127で不良出力処理を実行し、ディジタル出力部3を
、介して、第i+1の演算部1−(i+1)の不良情報
を出力する。
本実施例においては、ステップ124の監視処理で検出
された不良及び、ステップ125の演算監視処理で検出
された繰り返し演算処理の漏れは、第i+1の演算部1
−(i+1)が不良であるという不良情報が第iの演算
部1−iによってディジタル出力部3を介して出力され
るため、第1図と同様に異常検出能力の高い監視ができ
る。
上記各実施例での各演算部の繰り返し演算処理の内容は
、第1図及び第2図に示したフローチャートに限定され
るものではなく、同様の処理が行われればいかなる順序
でもよいことはいうまでもない。
また、第1の実施例では、第1の演算部1−1がその他
の演算部1−2〜1−nを監視し、第2の演算部1−2
が第1の演算部1−1を監視する構成であり、第2の実
施例では、第iの演算部1−1が第i+1の演算部1−
(i+1)を監視する構成となっている。しかしこれに
限定されることなく、例えば第1の演算部1−1が第2
の演算部1−2及び第3の演算部1−3を監視し、第2
の演算部1−2が第1の演算部1−1及び第4から第n
の演算部1〜4〜1−nを監視する様になっていても良
い。即ち、何れの演算部についても異常が発生した場合
に、それ自身以外の少なくとも1つの演算部がその異常
を検出し、その不良情報を出力する処理を行う様になっ
ていれば、いかなる組合せで監視してもよいことも明ら
かである。
更に、上記各実施例では、検出した各演算部の不良情報
をディジタル出力部を介して外部に出力する例を示して
いるが、これに限らず、不良情報を表示回路に表示して
もよいし、伝送回路を通じて他の装置に伝送するように
してもよいし、あるいはそれらの組合せでもよいことは
いうまでもない。
〔発明の効果〕 以上説明した如く、本発明によれば、演算部がそれぞれ
監視処理した結果を、他の演算部が読込んで不良を・検
出する動作を全ての演算部について実行すると共に、不
良検出動作を実行した演算部が所定の繰返し処理を実行
しているか否かを、この演算部以外の演算部が監視する
ため、どの演算部が不良となった場合でも、不良となっ
た演算部を的確に検出することができる。
【図面の簡単な説明】
第1図は本発明によるディジタル形保護継電装置の監視
方式の一実施例を示すフローチャート、第2゛図は他の
実施例を示すフローチャート、第3図はディジタル形保
護継電装置の一般的な構成を示すブロック図、第4図は
この装置の第1の演算部での従来の繰り返し演算処理を
示すフローチャ−ト、第5図はこの装置の第2の演算部
の従来の繰り返し演算処理を示すフローチャート、第6
図はこの装置の第1の演算部が異常となった場合の従来
の繰り返し演算処理を示すフローチャートである。 1−1.1−n・・・ディジタル演算処理部(演算部)
、2・・・アナログ・ディジタル変換部、3・・・ディ
ジタル出力部、4・・・システムバス。

Claims (1)

    【特許請求の範囲】
  1. それぞれ保護対象のリレー判定処理および自身の監視処
    理を繰返して実行する複数のディジタル演算処理部が相
    互に接続されてなるディジタル形保護継電装置において
    、前記ディジタル演算処理部の少なくとも一つが他の前
    記ディジタル演算処理部の監視処理結果を読み込んで不
    良を検出すると共に、不良検出する前記ディジタル演算
    処理部が所定の繰返し処理を実行しているか否かを該デ
    ィジタル演算処理部以外の前記ディジタル演算処理部が
    監視することを特徴とするディジタル形保護継電装置の
    監視方式。
JP1032306A 1989-02-10 1989-02-10 ディジタル形保護継電装置の監視方式 Pending JPH02214413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1032306A JPH02214413A (ja) 1989-02-10 1989-02-10 ディジタル形保護継電装置の監視方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1032306A JPH02214413A (ja) 1989-02-10 1989-02-10 ディジタル形保護継電装置の監視方式

Publications (1)

Publication Number Publication Date
JPH02214413A true JPH02214413A (ja) 1990-08-27

Family

ID=12355266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1032306A Pending JPH02214413A (ja) 1989-02-10 1989-02-10 ディジタル形保護継電装置の監視方式

Country Status (1)

Country Link
JP (1) JPH02214413A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006325377A (ja) * 2005-05-20 2006-11-30 Mitsubishi Electric Corp デジタル継電装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547557A (en) * 1978-09-29 1980-04-04 Hitachi Ltd Mutual monitoring method of multi computer system
JPS55127652A (en) * 1979-03-26 1980-10-02 Hitachi Ltd Mutual supervision system between computers
JPS5775520A (en) * 1980-10-24 1982-05-12 Hitachi Ltd Digital protection relay unit
JPS57110019A (en) * 1980-12-24 1982-07-08 Hitachi Ltd Method of automatically inspecting digital protection relay unit
JPS5829320A (ja) * 1981-08-14 1983-02-21 富士電機株式会社 デジタル保護継電装置の自動点検方式
JPS5829321A (ja) * 1981-08-14 1983-02-21 富士電機株式会社 デジタル保護継電装置の自動点検方式
JPS63213406A (ja) * 1987-03-02 1988-09-06 株式会社東芝 デジタル形保護継電装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547557A (en) * 1978-09-29 1980-04-04 Hitachi Ltd Mutual monitoring method of multi computer system
JPS55127652A (en) * 1979-03-26 1980-10-02 Hitachi Ltd Mutual supervision system between computers
JPS5775520A (en) * 1980-10-24 1982-05-12 Hitachi Ltd Digital protection relay unit
JPS57110019A (en) * 1980-12-24 1982-07-08 Hitachi Ltd Method of automatically inspecting digital protection relay unit
JPS5829320A (ja) * 1981-08-14 1983-02-21 富士電機株式会社 デジタル保護継電装置の自動点検方式
JPS5829321A (ja) * 1981-08-14 1983-02-21 富士電機株式会社 デジタル保護継電装置の自動点検方式
JPS63213406A (ja) * 1987-03-02 1988-09-06 株式会社東芝 デジタル形保護継電装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006325377A (ja) * 2005-05-20 2006-11-30 Mitsubishi Electric Corp デジタル継電装置
JP4546877B2 (ja) * 2005-05-20 2010-09-22 三菱電機株式会社 デジタル継電装置

Similar Documents

Publication Publication Date Title
JPH02214413A (ja) ディジタル形保護継電装置の監視方式
JP2559531B2 (ja) 二重化システムのエラーチェック回路
JPS6111802Y2 (ja)
JPH04222031A (ja) 障害部位切り分け方式
CN117687833A (zh) 测试数据安全的方法、装置及存储介质
JPS5827538B2 (ja) 相互監視方式
JPH08190492A (ja) マルチプロセッサシステム
JPH06348672A (ja) 共有メモリの監視方法
JPH01169642A (ja) 暴走検出回路
JPH04252344A (ja) コンピュータシステム
JPH0296840A (ja) 中央処理装置の暴走防止回路
JPH08110877A (ja) Rom内容のコピー方式
JPS61141043A (ja) 冗長化システムにおける異常検出方式
JPS62203244A (ja) ハ−ドウエア診断方式
JPS58107932A (ja) 共通バス障害チエツク方式
JPS6322342B2 (ja)
JPH04178748A (ja) 制御装置
JPH03189736A (ja) 選択回路の障害検出方式
JPH01200441A (ja) 複数プロセッサの相互監視方法
JPS5917644A (ja) マイクロプロセツサシステムの自己診断方法
JPS5927163B2 (ja) 保護継電装置の点検方式
JPS6311702B2 (ja)
JPH01222357A (ja) ソフト・エラー識別方法
JPH036618A (ja) スタックポインタの異常検出回路
JPS63311457A (ja) 記憶装置のデ−タ読出回路