JP4546877B2 - デジタル継電装置 - Google Patents

Description

この発明は、リレー機能を司る保護ＣＰＵ部を有するデジタル保護継電装置に関するものである。

従来、デジタル継電装置の異常を遠隔で監視する方式としては、例えば特開平９−１４９５３７号公報（特許文献１）に示されているように、マンマシンインターフェイスを有するデジタル継電装置において、デジタル継電装置内のシステムバスの異常時に、マンマシンインターフェイスのＣＰＵに、システムバス異常情報およびリレー動作情報の電気所制御系の運転員への送信処理を行わせ、当該マンマシンインターフェイスのＣＰＵの前記動作により外部インターフェイスを介してシステムバス異常情報およびリレー動作情報を電気所制御系の運転員へ送信するものがある。

特開平９−１４９５３７号公報（図１、段落番号００３６、００３７）

従来のデジタル継電装置では、システムバスの異常時に当該異常の情報およびリレー動作情報を電気所制御系の運転員へ報知できる。しかし、このような従来のデジタル継電装置を使用した場合は、システムバスの異常の詳細内容を確認するために、デジタル継電装置本体を設置している現地まで移動しなければならないので、デジタル継電装置内システムバスの異常発生時の初期対応が遅れるという問題がある。また、前述の従来のデジタル継電装置においては、マンマシンインターフェイスのＣＰＵには、リレー機能を司る演算処理部の異常を検出する機能は無いので、リレー機能を司る演算処理部の異常には対応できず、リレー機能を司る演算処理部の異常発生にたいしてもその初期対応が遅れるという問題がある。

この発明は、前述のような実情に鑑みてなされたもので、デジタル継電装置内のリレー機能を司る保護ＣＰＵ部の異常発生時における初期対応の遅れを解消することを目的とするものである。

この発明に係るデジタル継電装置は、第１のＣＰＵを有しリレー機能を司る保護ＣＰＵ部及び外部に設置される遠隔装置とデジタル保護継電装置とのインターフェースの役割を果たす外部インターフェース回路部を有するデジタル保護継電装置において、前記保護ＣＰＵ部が前記保護ＣＰＵ部のエラーログを格納する第１のＲＡＭを有し、前記外部インターフェース回路部が第２のＣＰＵを有し、前記第２のＣＰＵは前記保護ＣＰＵ部の異常を検出すると前記第１のＲＡＭに格納されている前記エラーログを前記遠隔装置に送信することを特徴とするデジタル保護継電装置である。

この発明は、第１のＣＰＵを有しリレー機能を司る保護ＣＰＵ部及び外部に設置される遠隔装置とデジタル保護継電装置とのインターフェースの役割を果たす外部インターフェース回路部を有するデジタル保護継電装置において、前記保護ＣＰＵ部が前記保護ＣＰＵ部のエラーログを格納する第１のＲＡＭを有し、前記外部インターフェース回路部が第２のＣＰＵを有し、前記第２のＣＰＵは前記保護ＣＰＵ部の異常を検出すると前記第１のＲＡＭに格納されている前記エラーログを前記遠隔装置に送信するので、デジタル継電装置内のリレー機能を司る保護ＣＰＵ部の異常発生時における初期対応の遅れを解消することができる効果がある。

実施の形態１．
以下この発明の実施の形態１を、システム構成の一例を示す図１により説明する。

図１において、デジタル継電装置１は、外部インターフェース回路部１１と、保護ＣＰＵ部１２と、ＡＩ検出回路部１３と、ＤＩ検出回路部１４と、ＤＯ出力回路部１５と、内部バス１６とを備えている。

前記外部インターフェース回路部１１は、外部に設置される遠隔装置２と前記デジタル継電装置１とのインターフェースの役割を果たすものである。

前記保護ＣＰＵ部１２は、リレー動作判定や自装置の異常監視を実施し、その動作履歴や異常発生の履歴を格納し、前記外部インターフェース回路部１１を介して前記遠隔装置２とのデータ通信を行うものである。

前記ＡＩ検出回路部１３は、ＰＴ（計器用変圧器）やＣＴ（変流器）から外部の電力系統の電圧／電流の状態情報をアナログ入力信号（値）13AIで入力し、デジタルデータに変換するものである。

前記ＤＩ検出回路部１４は、外部の機器状態や外部条件等のデジタル入力信号14DIを入力し、デジタルデータに変換するものである。なお、外部の機器状態のデジタル入力とは、例えば、遮断器やＬＳ（負荷開閉器）等のＯＮ／ＯＦＦ状態などのデジタル入力である。また、外部条件のデジタル入力とは、例えば、リレーのトリップ出力など一定の条件が成立しているかどうかを示すデジタル入力である。

前記ＤＯ出力回路部１５は、前記保護ＣＰＵ部１２からの指令により遮断器等の外部装置に対して接点開閉指令信号等の動作出力指令15DOを出力するものである。

前記内部バス１６は、前記外部インターフェース回路部１１や前記保護ＣＰＵ部１２、前記ＡＩ検出回路部１３、前記ＤＩ検出回路部１４、前期ＤＯ出力回路部１５間を接続するものである。

前記遠隔装置２は、前記デジタル継電装置１と通信ネットワーク３を介して接続し、前記通信ネットワーク３を介して前記デジタル継電装置１の整定値を遠隔設定したり、前記デジタル継電装置１の状態や前記デジタル継電装置１のエラーログの取り込みを前記通信ネットワーク３を介して遠隔で行い前記デジタル継電装置の異常原因を遠隔で判断するために設けられたものである。なお、この遠隔装置２は、例えば、変電所内や遠隔地（制御所等）に設置されるマンマシンインターフェース装置などである。

また、前記外部インターフェース回路部１１は、第２のＣＰＵ１１１と、第２のＲＡＭ１１２と、対遠隔装置インターフェース部１１３とを備え、前記保護ＣＰＵ部１２は、第１のＣＰＵ１２１と、第１のＲＡＭ１２２と、ＲＯＭ１２３とを備えている。

前記外部インターフェース回路部１１内の前記第２のＣＰＵ１１１は、前記保護ＣＰＵ部１２の監視や、前記第１のＲＡＭ１２２に保存のエラーログの抽出処理を行うものであり、前記デジタル継電装置１の継電装置本来の機能とは別の補助的機能を司るサブＣＰＵである。

前記外部インターフェース回路部１１内の前記第２のＲＡＭ１１２は、前記保護ＣＰＵ部１２内の前記第１のＲＡＭ１２２から取り出したエラーログを格納するものである。

前記外部インターフェース回路部１１内の前記対遠隔装置インターフェース部１１３は、前記外部に設置される遠隔装置２と前記外部インターフェース回路部１１３の内部とのインターフェースの役割を果たすものである。

前記保護ＣＰＵ部１２内の前記第１のＣＰＵ１２１は、電力系統の状態信号を取り込みリレー動作判定および動作指令出力処理を行い、かつ自装置の異常監視を実施し異常検出時に異常警報処理を行い、また前記遠隔装置２とのデータ通信を行うものであり、前記デジタル継電装置１の継電装置本来の機能を司るメインＣＰＵである。

前記保護ＣＰＵ部１２内の前記第１のＲＡＭ１２２は、前記デジタル継電装置１自体の各種動作履歴やエラーログを格納するものであり、前記デジタル継電装置１のメインＲＡＭの役割を担うものである。

前記保護ＣＰＵ部１２内の前記ＲＯＭ１２３は、前記デジタル継電装置１のプログラムや整定情報を格納するものであり、前記デジタル継電装置１のメインＲＯＭの役割を担うものである。

次に動作について説明する。

図１において、保護ＣＰＵ部１２の第１のＣＰＵ１２１から、外部インターフェース回路部１１の第２のＣＰＵ１１１に、一定周期で第１のＣＰＵ１２１正常動作確認信号を送信しており、その第１のＣＰＵ１２１正常動作確認信号が一定時間以上途絶えた場合に、第２のＣＰＵ１１１にて第１のＣＰＵ１２１の異常が発生したと判定する。

この異常判定をトリガとして、内部バス１６を介して第２のＣＰＵ１１１から第１のＲＡＭ１２２に対して直接アクセスし、第１のＲＡＭ１２２に保存されているエラーログのデータの読出しを行う。その読出し処理により取り込んだエラーログを外部インターフェース回路部１１の第２のＲＡＭ１１２内に格納する。

そして、遠隔装置２からのエラーログ送信要求に従い、外部インターフェース回路部１１の第２のＣＰＵ１１１の処理により、前記第２のＲＡＭ１１２内に格納したエラーログを対遠隔装置インターフェイス部１１３を介して遠隔装置２に送信する。

以上により、保護ＣＰＵ部１２の第１のＣＰＵ１２１の異常により遠隔装置２へのエラーログ送信が不可能となっても、外部インターフェース回路部１１の第２のＣＰＵ１１１により遠隔装置２へエラーログを送信することで、異常発生時にもエラーログを遠隔装置２から採取できる方式を実現しているものである。

また、本構成とすることにより、正常時のデジタル保護継電装置としての処理は、高性能な第１のＣＰＵ１２１と大容量の第１のＲＡＭ１２２にて実施し、第２のＣＰＵ１１１は第１のＣＰＵ１２１の監視、異常検出時の第１のＲＡＭ１２２からのエラ−ログの取り出し、遠隔装置２へのエラ−ログの送信の処理のみに限定されるので低性能なものでよく、第２のＲＡＭ１１２もエラ−ログのみ格納する小容量なものでよいというメリットがある。また、第２のＣＰＵ１１１が第１のＣＰＵ１２１から独立して動作しているため、第２のＣＰＵ１１１の異常が第１のＣＰＵ１２１によるデジタル保護継電装置としての処理に影響しないというメリットもある。

つまり、この発明の実施の形態１は、電力系統の状態信号を各種デジタルデータに変換する入出力部と、前記変換されたデジタルデータに対応したリレー動作判定や自装置の異常監視および外部に設置された遠隔装置とのデータ通信を実施する第１のＣＰＵとリレー動作履歴や異常監視結果のログを格納する第１のＲＡＭとを有し電力系統の保護を行うための処理を実施する保護ＣＰＵ部と、外部に設置された遠隔装置と物理的な通信を行うインターフェースの役割を担う外部インターフェース回路部と、前記保護ＣＰＵ部と前記外部インターフェース回路部および前記入出力部との間のデータ送受信の伝送媒体となる内部バスとを備えたデジタル継電装置において、前記外部インターフェース回路部に、前記第１のＣＰＵと相互に正常動作していることを確認する自律動作可能な第２のＣＰＵと、前記遠隔装置への転送用の第２のＲＡＭとを設け、前記外部インターフェース回路部の前記第２のＣＰＵによる前記保護ＣＰＵ部の前記第１のＣＰＵの異常検出時に、前記保護ＣＰＵ部の前記第１のＲＡＭからエラーログを採取して前記外部インターフェース回路部の前記第２のＲＡＭに格納し、前記遠隔装置からの要求により、前記外部インターフェース回路部の前記第２のＲＡＭに格納したエラーログを前記遠隔装置へ送信することで、前記保護ＣＰＵ部の前記第１のＣＰＵの異常発生時にも、遠隔装置から前記保護ＣＰＵ部のエラーログを取り込むことを可能としたものである。

従って、従来ではデジタル継電装置の前記保護ＣＰＵ部のＣＰＵ異常発生時に、異常内容の詳細ログを現地まで赴いて採取していたものが、この発明の実施の形態１により、遠隔装置から取り出すことが可能となり、デジタル継電装置本体の異常発生時の初期対応を迅速に開始できるという効果が生じる。

実施の形態２．
以下この発明の実施の形態２を、システム構成の一例を示す図２により説明する。なお、図２において、図１と同一又は相当部分には同一符号を付し、この発明の実施の形態２については前述のこの発明の実施の形態１と異なる点を主に説明し、他の説明は割愛する。

前述のこの発明の実施の形態１では、保護ＣＰＵ部１２の第１のＣＰＵ１２１の異常検出時のエラーログの採取を、内部バス１６経由で行う事例を例示したが、本実施の形態２では、図２に示すように、外部ケーブル１７を設けると共に、外部インターフェース回路部１１に第２の外部ケーブルインターフェース部１１４を、保護ＣＰＵ部１２に第１の外部ケーブルインターフェース部１２４をそれぞれ設け、外部ケーブル１７経由での前記エラーログの採取を可能とすることにより、保護ＣＰＵ部１２からＡＩ検出回路部１３、ＤＩ検出回路部１４、ＤＯ出力回路部１５に至る内部バス１６の異常発生時にもエラーログを採取できる方式を実現しているものである。

このように、この発明の実施の形態２は、内部バス１６以外に、外部ケーブルにより接続する外部ケーブル伝送部１７１（前記外部ケーブル１７、前記第２の外部ケーブルインターフェース部１１４、および前記第１の外部ケーブルインターフェース部１２４）を設けたので、内部バス１６とは別に外部ケーブル１７により外部インターフェース回路部１１と保護ＣＰＵ部１２とのデータ通信が可能であり、内部バスの異常発生時にも外部ケーブル伝送部１７１経由でエラーログの採取を可能としたので、内部バス１６の異常発生時に、異常内容の詳細ログが採取できなくなる状態を回避できるという効果がある。

実施の形態３．
以下この発明の実施の形態３を、システム構成の一例を示す図３により説明する。なお、図３において、図１および図２と同一又は相当部分には同一符号を付し、この発明の実施の形態３については前述のこの発明の実施の形態１および２と異なる点を主に説明し、他の説明は割愛する。

前述のこの発明の実施の形態１および２にでは、外部インターフェース回路部１１の第２のＣＰＵ１１１にて保護ＣＰＵ部１２の第１のＣＰＵ１２１の異常を検出したことをトリガとして第１のＲＡＭ１２２から前記エラーログの採取を行う事例を例示したが、本実施の形態３では、図３に示すように、第２のＣＰＵ１１１の処理により、一定周期毎に、保護ＣＰＵ部１２の第１のＲＡＭ１２２に格納されているエラーログを、外部インターフェース回路部１１の第２のＲＡＭ１１２にコピーする機能を持たせることにより、保護ＣＰＵ部１２の異常によりエラーログの採取が不可能となった場合にも、それまでに第２のＲＡＭ１１２に保存したエラーログを遠隔装置２に送信できる方式を実現しているものである。

このように、この発明の実施の形態３は、保護ＣＰＵ部１２の第１のＲＡＭ１２２のエラーログのデータを、定期的に、外部インターフェース回路部１１の第２のＲＡＭ１１２にコピーする機能を設け、保護ＣＰＵ部１２の第１のＲＡＭ１２２の異常検出等により異常検出時の第１のＲＡＭ１２２へのアクセスが不能となっても、それまでのエラーログが採取できるので、つまり、エラーログを一定周期毎に保護ＣＰＵ部１２から外部インターフェース回路部１１にコピーすることにより、保護ＣＰＵ部１２の異常により異常内容の詳細ログが採取できなくなった場合にも、それまでに外部インターフェース部１１にコピーした異常内容の詳細ログを遠隔装置２に送信することができ、異常内容の詳細ログを全て送信できなくなる状態を回避できるという効果がある。

なお、前述のこの発明の実施の形態１〜３において、保護ＣＰＵ部１２の第１のＣＰＵ１２１が異常でない場合には、遠隔装置２からのエラーログ取り出し指令に保護ＣＰＵ部１２の第１のＣＰＵ１２１が呼応して、保護ＣＰＵ部１２の第１のＲＡＭ１２２に保存の前記エラーログを、対遠隔装置インターフェース部１１３を経由して遠隔装置２へ送信する。

実施の形態４．
以下この発明の実施の形態４を、システム構成の一例を示す図４により説明する。なお、図４において、図１〜図３と同一又は相当部分には同一符号を付し、この発明の実施の形態４については前述のこの発明の実施の形態１〜３と異なる点を主に説明し、他の説明は割愛する。

前述のこの発明の実施の形態１および２にでは、外部インターフェース回路部１１の第２のＣＰＵ１１１にて保護ＣＰＵ部１２の第１のＣＰＵ１２１の異常を検出したことをトリガとして第１のＲＡＭ１２２から前記エラーログの採取を行う事例を例示したが、本実施の形態４では、図４に示すように、保護ＣＰＵ部１２の第１のＲＡＭ１２２へのエラーログ書込みと同時に、外部インターフェース回路部１１の第２のＲＡＭ１１２にも同じエラーログを書き込む機能を持たせることにより、常に最新のエラーログが第２のＲＡＭ１１２にも書き込まれるため、第１のＲＡＭ１２２の異常によりエラーログの採取が不可能となった場合にも、最新のエラーログを遠隔装置２に送信できる方式を実現しているものである。

このように、この発明の実施の形態４は、異常検出時のエラーログの書込みを、保護ＣＰＵ部１２の第１のＲＡＭ１２２と外部インターフェース回路部１１の第２のＲＡＭ１１２の両方に実行する機能を設け、保護ＣＰＵ部１２の第１のＲＡＭ１２２の異常検出等により異常検出時のアクセスが不能となっても、アクセス不能となったエラーのログまで採取可能としたので、つまり、エラーログを保護ＣＰＵ部１２内の第１のＲＡＭ１２２に書き込むと同時に外部インターフェース回路部１１の第２のＲＡＭ１１２にも書き込むことにより、保護ＣＰＵ部１２の第１のＲＡＭ１２２の異常により異常内容の詳細ログが採取できなくなった場合にも、最新の異常内容の詳細ログを遠隔装置２に送信できるという効果がある。

実施の形態５．
以下この発明の実施の形態５を、システム構成の一例を示す図５により説明する。なお、図５において、図１〜図４と同一又は相当部分には同一符号を付し、この発明の実施の形態５については前述のこの発明の実施の形態１〜４と異なる点を主に説明し、他の説明は割愛する。

前述のこの発明の実施の形態１および２にでは、外部インターフェース回路部１１の第２のＣＰＵ１１１にて保護ＣＰＵ部１２の第１のＣＰＵ１２１の異常を検出したことをトリガとして第１のＲＡＭ１２２から前記エラーログの採取を行う事例を例示したが、本実施の形態５では、図５に示すように、遠隔装置２からのエラーログ取り出し指令を外部インターフェース回路部１１の第２のＣＰＵ１１１にて検出したことをトリガとして、保護ＣＰＵ部１２の第１のＲＡＭ１２２からエラーログを取り出し、そのエラーログを対遠隔装置インターフェイス部１１３を介して直接、遠隔装置５に送信することで、外部インターフェース回路部１１の第２のＲＡＭ１１２（図１〜図４に図示）の実装を省略することが可能となる方式を実現しているものである。

このように、この発明の実施の形態５は、デジタル保護継電装置１の異常発生時に、遠隔装置２からのエラーログ採取要求信号をトリガとして、外部インターフェース回路部１１の第２のＣＰＵ１１１が保護ＣＰＵ部１２の第１のＲＡＭ１２２内部のエラーログを順次取り出し、遠隔装置２に送信するので、つまり、遠隔装置２からのエラーログ取り出し指令受信時に、外部インターフェース回路部１１の第２のＣＰＵ１１１にて保護ＣＰＵ部１２の第１のＲＡＭ１２２からエラーログを抽出し遠隔装置２に直接、エラーログを送信することにより、外部インターフェース回路部１１にてエラーログ格納用の第２のＲＡＭ１１２（図１〜図４に図示）の実装を省略することができるという効果がある。

なお、前述のこの発明の実施の形態１〜５において、遠隔装置２からのエラーログ取り出し指令に呼応して遠隔装置２へエラーログを送信する場合について例示したが、遠隔装置２へのエラーログの送信をデジタル継電装置から自発的に送信するようにしてもよい。

この発明の実施の形態１を示す図で、システム構成を示す図である。 この発明の実施の形態２を示す図で、システム構成を示す図である。 この発明の実施の形態３を示す図で、システム構成を示す図である。 この発明の実施の形態４を示す図で、システム構成を示す図である。 この発明の実施の形態５を示す図で、システム構成を示す図である。

符号の説明

１ デジタル継電装置、
２ 遠隔装置、
３ 通信ネットワーク、
１１ 外部インターフェース回路部、
１１１ 第２のＣＰＵ、
１１２ 第２のＲＡＭ、
１１３ 対遠隔装置インターフェース部、
１１４ 第２の外部ケーブルインターフェース部、
１２ 保護ＣＰＵ部、
１２１ 第１のＣＰＵ、
１２２ 第１のＲＡＭ、
１２３ ＲＯＭ、
１２４ 第１の外部ケーブルインターフェース部、
１３ ＡＩ検出回路部、
１４ ＤＩ検出回路部、
１５ ＤＯ検出回路部、
１６ 内部バス、
１７ 外部ケーブル、
１７１ 外部ケーブル伝送部。

Claims (6)

1. 第１のＣＰＵを有しリレー機能を司る保護ＣＰＵ部及び外部に設置される遠隔装置とデジタル保護継電装置とのインターフェースの役割を果たす外部インターフェース回路部を有するデジタル保護継電装置において、
   前記保護ＣＰＵ部が前記保護ＣＰＵ部のエラーログを格納する第１のＲＡＭを有し、
   前記外部インターフェース回路部が第２のＣＰＵを有し、
   前記第２のＣＰＵは前記保護ＣＰＵ部の異常を検出すると前記第１のＲＡＭに格納されている前記エラーログを前記遠隔装置に送信する
   ことを特徴とするデジタル保護継電装置。
2. 請求項１に記載のデジタル保護継電装置において、
   前記第２のＣＰＵが内部バスを介して前記保護ＣＰＵ部のエラーログを取り出すと共に、前記内部バスの異常時には前記第２のＣＰＵが外部ケーブルを介して前記保護ＣＰＵ部のエラーログを取り出す
   ことを特徴とするデジタル保護継電装置。
3. 請求項２に記載のデジタル保護継電装置において、
   前記第１のＲＡＭに格納されている前記エラーログを第２のＲＡＭに定期的に格納することを特徴とするデジタル保護継電装置。
4. 請求項１に記載のデジタル保護継電装置において、
   前記保護ＣＰＵ部のエラーログが、前記保護ＣＰＵ部内の第１のＲＡＭおよび前記保護ＣＰＵ部外の第２のＲＡＭの双方に格納され、
   前記第２のＣＰＵは前記保護ＣＰＵ部の異常を検出すると前記第２のＲＡＭに格納されている前記エラーログを前記遠隔装置に送信することを特徴とするデジタル保護継電装置。
5. 請求項１に記載のデジタル保護継電装置において、
   前記第２のＣＰＵが前記第１のＲＡＭに格納されている前記エラーログを、前記遠隔装置からのエラーログ取り出し指令に基づいて、前記第１のＲＡＭから取り出して前記遠隔装置に送信することを特徴とするデジタル保護継電装置。
6. 請求項１に記載のデジタル保護継電装置において、
   前記保護ＣＰＵ部のエラーログが、前記保護ＣＰＵ部内の第１のＲＡＭから前記保護ＣＰＵ部外の第２のＲＡＭに格納され、前記第２のＣＰＵは前記保護ＣＰＵ部の異常を検出すると前記第２のＲＡＭに格納されている前記エラーログを前記遠隔装置に送信する
   ことを特徴とするデジタル保護継電装置。

Images