JP2009165235A - デジタル電流差動保護継電器 - Google Patents

Abstract

【課題】伝送ビットエラーが発生しても回復時に保護機能がロックされる時間の短縮化が図れるデジタル電流差動保護継電器を得ること。
【解決手段】両端間に設けられる伝送路で使用する伝送フォーマットに、１伝送周期において複数のデータを搬送できる高速通信用の伝送フォーマット、例えば、伝送速度が２０４８ｋｂｐｓの伝送路で使用する伝送フォーマットを用いて、伝送制御部９は、１伝送周期で相手端の演算部１１の差動演算に必要な端部データの全てを送信する。したがって、今回の伝送周期でのデータが正常であれば、その前における他の伝送周期で伝送ビットエラーが発生しても、データの再蓄積時間を待つことなく、今回の伝送周期でのデータのみを使用して差動演算を行うことができる。
【選択図】 図１

Description

この発明は、電力系統の保護区間における送電線保護に用いるデジタル電流差動保護継電器に関するものである。

送電線の保護では、保護区間の各端に配置された各デジタル電流差動保護継電器が、自端における送電線電流を一定周期でサンプリングし、得られた自端のデータ、或いはそのデータを使用して演算したデータをＰＣＭ（Pulse Code Modulation）通信を使用して両端間で伝送し合い、自端及び相手端の各端部データを用いた差動演算を実行し、保護区間内での送電線故障を検出した場合に、自端側の遮断器へトリップ信号を送出して遮断器を動作させ、当該保護区間の送電線を電力系統から切り離す方式が採用されている。

デジタル電流差動保護継電器は、このようにＰＣＭ通信を使用して区間保護を行うことから、ＰＣＭ電流差動リレーとも称されているが、伝送速度は、５４ｋｂｐｓまたは６４ｋｂｐｓを採用する場合が多い。また、伝送フォーマットは、例えば非特許文献１の２．１６図の（ｂ）に示すようになっていて、１伝送周期である１フレームの時間幅は、系統周波数の例えば電気角３０度（系統周波数が５０Ｈｚであれば１．６６７ｍｓ）である。

電気学会技術報告第６４１号「保護リレーシステム基本技術体系」、保護リレーシステム基本技術調査専門委員会編、１９９７年７月

しかし、従来のＰＣＭ電流差動リレーでは、１伝送周期で１演算周期のデータを相手端との間で送受信するので、自端では、受信した相手端のデータをメモリに蓄積し、再度演算に必要な複数周期のデータをメモリから読み出して演算を行う必要がある。そのため、１伝送周期での伝送データにビットエラーが発生した場合、その伝送周期での伝送データを無効処理すると、差動演算に必要な複数周期のデータが蓄積されるまでの間は、差動演算を行うことができず、保護機能がロックされる時間が長くなるという問題がある。

例えば、実効値演算に系統周波数の電気角９０度間のデータを使用している式（１）を使用している場合は、伝送ビットエラーが回復してから系統周波数の電気角９０度までの間は、差動演算ができない。なお、式（１）において、Ｉ（ｔ）は、現在時刻でのデータである。また、Ｔは電気角３０°に対応する時刻であり、Ｉ（ｔ−３Ｔ）は電気角９０°前の時刻でのデータである。

また、実効値演算に系統周波数の電気角１２０度間のデータを使用している式（２）を使用している場合、伝送ビットエラーが回復してから系統周波数の電気角１２０度までの間は、差動演算ができない。なお、式（２）において、Ｉ（ｔ−Ｔ）は電気角３０°前の時刻でのデータであり、Ｉ（ｔ−４Ｔ）は電気角１２０°前の時刻でのデータである。

また、上記したように、伝送ビットエラーの発生中は、相手端の電流データ（波形データ）は無効となるので、故障データをセーブしたときにも、データセーブ中に伝送ビットエラーが発生すると、相手端での電流データが不明となり、不連続なデータとなるという問題もある。

この発明は、上記に鑑みてなされたものであり、伝送ビットエラーが発生しても回復時に保護機能がロックされる時間の短縮化が図れるデジタル電流差動保護継電器を得ることを目的とする。

上述した目的を達成するために、この発明は、保護区間の各端に配置され、自端及び相手端のそれぞれで得られた端部データを両端間に設けられる伝送路を介して伝送し合って相手端の端部データを取得する伝送制御部と、前記自端で得られた端部データと前記伝送制御部が取得した相手端の端部データとを用いた差動演算を実行し前記保護区間における送電線の故障検出を行う演算部とを備えるデジタル電流差動保護継電器において、前記伝送制御部は、自端部での送電線電流を一定周期でサンプリングした電流データ、或いは、その電流データについて前記演算部が一定周期で演算したデータ、を前記端部データとしてメモリに蓄積する機能と、前記伝送路における１伝送周期において複数のデータを搬送できる１．５Ｍｂｐｓまたは２０４８ｋｂｐｓ以上の高速通信用の伝送フォーマットを用いて、前記端部データ及び前記メモリに格納されている複数演算周期の端部データを前記１伝送周期で送信する機能とを備え、前記演算部は、自端において前記端部データ及び前記メモリに格納されている複数演算周期の端部データと前記伝送制御部が受信処理した相手端からの１伝送周期で送信された複数演算周期の端部データとを用いて前記差動演算を実行することを特徴とする。

この発明によれば、伝送ビットエラーが発生しても回復時に保護機能がロックされる時間の短縮化が図れるので、保護機能の信頼性が向上するという効果を奏する。

以下に図面を参照して、この発明にかかるデジタル電流差動保護継電器の好適な実施の形態を詳細に説明する。

実施の形態．
図１は、この発明の一実施の形態によるデジタル電流差動保護継電器の構成を示すブロック図である。なお、図１では、保護区間の片端に配置したもののみを示してある。他方の片端にも同様構成のものが配置されている。

図１に示すように、保護区間における送電線１の対応端には、送電線１の電流を取り出す系統側変流器（ＣＴ）２と、送電線１の系統からの引き離しを行う遮断器３とが装備され、これに対して、デジタル電流差動保護継電器（ＰＣＭ電流差動リレー）２５と、通信装置１８とが配置されている。なお、この実施の形態では、保護区間の両端間のＰＣＭ通信を、例えば２０４８ｋｂｐｓの伝送速度で行うので、それを明示するために、通信装置１８には２０４８ｋｂｐｓの伝送速度を意味する「２Ｍ」を冠してある。

ＰＣＭ電流差動リレー２５は、系統側ＣＴ２に接続されるリレー側ＣＴ４、リレー側ＣＴ４の出力に含まれるノイズ成分を除去するフィルタ（ＦＩＬ）５、フィルタ５の出力を制御信号１２が指定する一定周期のタイミングでサンプリングして保持するサンプルホールド回路（Ｓ／Ｈ）６、サンプルホールド回路６が保持するサンプル値を所定の分解能でデジタル化するＡＤ変換器７、端部データの蓄積を行うメモリ（Ｍｅｍ）８、送受信の制御に加えて受信データの正否確認や同期制御を行う伝送制御部９、伝送制御部９と光伝送路２２とのインタフェースである光インタフェース１０、差動演算を行う演算部１１、演算部１１に接続されるデジタル出力部（ＤＯ）１４及びデジタル入力部（ＤＩ）１５等を備えている。

伝送制御部９は、サンプルホールド回路６に対して相手端との同時性を満たすサンプリング動作を行えるようにする上記の制御信号１２を出力する。また、メモリ８は、ＡＤ変換器７と伝送制御部９と演算部１１とのそれぞれにデータバス１３を介して接続されている。

光インタフェース１０には、２０４８ｋｂｐｓの光信号が載せられる光伝送路２２の一端が接続され、光伝送路２２の他端は、光電気変換器（Ｏ／Ｅ）１６及び電気光変換器（Ｏ／Ｅ）１７を介して２Ｍ通信装置１８に接続されている。２Ｍ通信装置１８は、マイクロ波伝送路２０或いは光伝送路２１を介して相手端部の２Ｍ通信装置との間でＰＣＭ通信を行う。

以上の構成において、系統側ＣＴ２が送電線１から取り出した自端の系統電流は、リレー側ＣＴ４にて当該ＰＣＭデジタル電流差動リレー２５内に取り込まれる。そして、フィルタ演算部５、サンプルホールド回路６を通してＡＤ変換器７に入力されて電流データに変換される。ＡＤ変換器７が逐一出力する電流データは、前記の端部データとして、伝送制御部９が指定するメモリ８のアドレスにデータバス１３を介して書き込み蓄積される。

演算部１１は、データバス１３を介してメモリ８から蓄積データを取り出し、それらにデジタルフィルタ処理等を施し、それを前記の端部データとして、再びデータバス１３を介してメモリ８に書き込む。伝送制御部９は、データバス１３を介してメモリ８から、ＡＤ変換器７にて変換された電流データ、或いは、演算部１１にて処理された電流データを取り出し、それを所定の伝送フォーマット（図３〜図７参照）上に編成し、それを２０４８ｋｂｐｓの伝送フォーマット（図２参照）に載せて光インタフェース１０を介して光伝送路２２へ送出する。

光伝送路２２に送出された２０４８ｋｂｐｓの光信号は、光電気変換器（Ｏ／Ｅ）１６にて、ＩＴＵ−Ｔ Ｇ．７０３及びＧ．７０４に規定されるバイポーラ電気信号に変換されて２Ｍ通信装置１８に取り込まれる。２Ｍ通信装置１８は、光電気変換器（Ｏ／Ｅ）１６から受け取ったバイポーラ電気信号をマイクロ波伝送路２０或いは光伝送路２１を介して相手端の２Ｍ通信装置に伝送する。

また、２Ｍ通信装置１８は、マイクロ波伝送路２０或いは光伝送路２１を介して相手端の２Ｍ通信装置から受信した信号をバイポーラ電気信号に変換する。変換されたバイポーラ電気信号は、電気光変換器（Ｅ／Ｏ）１７にて光信号に変換され、光伝送路２２、光インタフェース１０を介して伝送制御部９に入力される。

伝送制御部９は、受信した相手端の端部データを用いて送受信の同期処理（サンプルタイミングの同時性確保処理、伝送周期の同期制御）を行うとともに、受信データの正否確認やその受信データが送信要求データであるか否かの内容確認処理等を行う。そして、伝送制御部９は、正常に受信できた同期処理済み受信データを相手端の端部データとしてメモリ８に格納する。

一方、伝送制御部９は、正常に受信できなかった端部データについては、その端部データの時刻である演算周期（つまりメモリ８のアドレス）を記録しておいて、正常に受信できるようになった場合に、相手端に対して、その正常に受信できなかった端部データの送信を要求してデータ取得を行い、それをメモリ８の該当時刻位置に格納する。また、伝送制御部９は、相手端から送信要求を受けたときは、該当するデータをメモリ８から取り出しで相手端に送信する処理を行う。

演算部１１は、先にメモリ８に格納した自端の端部データと、伝送制御部９が上記のようにメモリ８に格納した相手端の端部データとをメモリ８から取り出し、それとＤＩ部１５から得られた情報とを用いて、相手端電流と自端電流との差動演算を行い、差電流が所定値を越えていると、事故と判定し遮断器３にＤＯ部１４を通してトリップ信号を出力する。なお、ＤＩ部１５から得られる情報には、ＤＩ部１５が、遮断器や開閉器から収集した開閉状態を示す信号や、制御盤から収集した、通信路の使用・不使用を決めるなどのコントロールスイッチの操作状態に対応する制御信号などがある。

次に、伝送制御部９が行うこの実施の形態に関わる伝送制御について説明する。まず、図２は、ＩＴＵ−Ｔ Ｇ．７０４に規定される２０４８ｋｂｐｓの伝送フォーマットを示す図である。図２に示すように、ＩＴＵ−Ｔ Ｇ．７０４に規定される２０４８ｋｂｐｓの伝送フォーマットは、１フレーム（１伝送周期）が時間幅１２５μｓで、２５６ビット構成であり、３０個のチャネル（ｃｈ１〜ｃｈ３０）に分けられている。

このように、両端部間に設けられる伝送路で使用する伝送フォーマットに、１伝送周期において複数のデータを搬送できる高速通信用の伝送フォーマット（例えば、伝送速度が２０４８ｋｂｐｓの伝送路で使用する伝送フォーマット）を用いるので、１伝送周期で相手端の差動演算に必要なデータの全てを送信することができる。したがって、今回の伝送周期でのデータが正常であれば、その前における他の伝送周期で伝送ビットエラーが発生しても、データの再蓄積時間を待つことなく、今回の伝送周期でのデータのみを使用して差動演算を行うことができる。その結果、以下に示す各種の制御態様が可能になる。

伝送制御部９は、相手端への送信データをこの実施の形態に関わる伝送制御（下記の（１）〜（４））に対応した図３〜図７に示す伝送フォーマットに編成し、それを図２に示す伝送フォーマットに載せて光インタフェース１０を通して光伝送路２２へ送出する。光伝送路２２から取り込む受信データも図２に示す伝送フォーマットの形式である。

なお、図３〜図７に示すように、伝送制御部９が生成する伝送フォーマットは、「同期フレーム」「Ａ相電流データ」「Ｂ相電流データ」「Ｃ相電流データ」「制御データ」「制御データ」「ＣＲＣ」「ＣＲＣ」の各データで構成されている。制御データには、遮断器や開閉器の開閉状態、外部から入力される制御信号、データの有効性等の情報、フレーム同期を取るためのデータなどが含まれている。

（１）図３と図４は、異なる演算周期のデータの複数個を１伝送周期で送信する場合に生成する伝送フォーマット（その１，その２）を示す図である。伝送制御部９は、複数演算周期の端部データを１伝送周期で送信する場合、演算部１１が次の式（３）と式（４）のいずれを用いるかに応じて、図２に示す伝送フォーマットを用いて１伝送周期で送信する端部データを、最新の演算周期の端部データ及びメモリ８に格納されている複数演算周期の端部データを用いて生成する。

すなわち、演算部１１が、次の式（３）を差電流の実効値を求める演算式として採用している場合には、その実効値演算では、現在時刻でのデータ「現在値データＩｄ（ｔ）」と、電気角９０度前の時刻でのデータ「９０度前データＩｄ（ｔ−３Ｔ）」とが必要になるので、伝送制御部９は、それらの端部データを上記のように用意し、それにＣＲＣ等を付加して図３に示すように、図２に示す伝送フォーマットのｃｈ１に挿入する現在値データの伝送フォーマット３２と、ｃｈ２に挿入する電気角９０°前データの伝送フォーマット３３とをそれぞれ生成し、図２に示す伝送フォーマットに載せて光インタフェース１０に渡す。このケースでは、図２に示す伝送フォーマットにおけるｃｈ３〜ｃｈ３０は不使用の領域になる。

また、演算部１１が、次の式（４）を差電流の実効値を求める演算式として採用している場合には、その実効値演算では、現在値データ「Ｉｄ（ｔ）」、電気角３０度前の時刻でのデータ「３０度前データＩｄ（ｔ−Ｔ）」、「９０度前データＩｄ（ｔ−３Ｔ）」及び電気角１２０度前の時刻でのデータ「１２０度前データＩｄ（ｔ−４Ｔ）」が必要になるで、伝送制御部９は、それらの端部データを上記のように用意し、それにＣＲＣ等を付加して図４に示すように、図２に示す伝送フォーマットのｃｈ１に挿入する現在値データの伝送フォーマット３５と、ｃｈ２に挿入する電気角３０°前データの伝送フォーマット３６と、ｃｈ３に挿入する電気角９０°前データの伝送フォーマット３７と、ｃｈ４に挿入する電気角１２０°前データの伝送フォーマット３８とをそれぞれ生成し、図２に示す伝送フォーマットに載せて光インタフェース１０に渡す。このケースでは、図２に示す伝送フォーマットにおけるｃｈ５〜ｃｈ３０は不使用の領域になる。

このようにして、相手端部での差動演算に必要な全データを１伝送周期で送信できるので、相手端部では、その伝送周期での受信データが正常であれば、過去の伝送エラーから復帰してもデータ蓄積時間を待つことなく、差動演算が可能となり、保護機能がロックされる時間を短くすることができる。

（２）図５は、同一演算周期の端部データの複数個を１伝送周期で送信する場合に生成する伝送フォーマットを示す図である。伝送制御部９は、同一演算周期の端部データの複数個を１伝送周期で送信する場合、図２示す伝送フォーマットを用いて１伝送周期で送信するデータを、最新の演算周期の端部データとメモリ８に格納されている複数演算周期での端部データとにおいて同じ演算周期の端部データの複数個を用いて生成する。

すなわち、伝送制御部９は、例えば図５に示すように、３個の現在値データを上記のように用意し、それにＣＲＣ等を付加して、図２に示す伝送フォーマットのｃｈ１に挿入する現在値データの伝送フォーマット４２と、ｃｈ２に挿入する現在値データの伝送フォーマット４３と、ｃｈ３に挿入する現在値データの伝送フォーマット４４とをそれぞれ生成して、図２に示す伝送フォーマットに載せて光インタフェース１０に渡す。このケースでは、図２に示す伝送フォーマットにおけるｃｈ４〜ｃｈ３０は不使用の領域になる。

相手端では、常時、ｃｈ１及びｃｈ２のデータのＣＲＣ及びデータの一致不一致をチェックして、ＯＫであれば、ｃｈ１のデータを使用して差動演算を行うが、もし、ｃｈ１とｃｈ２の一方または双方のデータのＣＲＣ不良、或いは、データ不一致があれば、ｃｈ１及びｃｈ２のデータとｃｈ３のデータとを比較してＣＲＣ不良なし、かつ、ｃｈ３のデータと一致したデータがある場合は、その一致したｃｈのデータを有効データとして使用する。

これによって、あるｃｈがビットエラー等で無効となった場合でも他の２つ以上のデータが有効であれば、差動演算を継続できるので、保護をロックする確率が減り、保護の信頼性が向上する。また、２つ以上のデータの同一性をチェックしているので、データの信頼性も向上する。

（３）図６は、同一演算周期の端部データ（正値）とそれを反転した端部データ（反転値）との組の複数個を１伝送周期で送信する場合に生成する伝送フォーマットを示す図である。伝送制御部９は、同一演算周期の端部データ（正値）とそれを反転した端部データ（反転値）との組の複数個を１伝送周期で送信する場合、図２示す伝送フォーマットを用いて１伝送周期で送信するデータを、最新の演算周期の端部データと前記メモリに格納されている複数演算周期での端部データとにおいて同じ演算周期の端部データの正値及びその反転値の組の複数個を用いて生成する。

すなわち、伝送制御部９は、例えば図６に示すように、２個の現在値データを上記のように用意し、それにＣＲＣ等を付加し、図２に示す伝送フォーマットのｃｈ１に挿入する現在値データ正値の伝送フォーマット５２と、ｃｈ２に挿入する現在値データ反転値の伝送フォーマット５３と、ｃｈ３に挿入する現在値データ正値の伝送フォーマット５４と、ｃｈ４に挿入する現在値データ反転値の伝送フォーマット５５とをそれぞれ生成して、図２に示す伝送フォーマットに載せて光インタフェース１０に渡す。このケースでは、図２に示す伝送フォーマットにおけるｃｈ５〜ｃｈ３０は不使用の領域になる。

相手端では、ＣＲＣチェック、正値・反転値のペアチェックによって、データの健全性をチェックするので、データの信頼性が向上する。また、どれかの組のデータがビットエラー等で無効になった場合でも、他の組のデータでのＣＲＣ、正値・反転値が正常であれば、そのペアデータを使用して差動演算を継続することができるので、保護機能をロックする確率が減り、保護の信頼性が向上する。

（４）図７は、伝送エラーの回復時に伝送エラーで欠落したデータを収集して復元する場合の伝送フォーマットを示す図である。伝送制御部９は、上記の（１）において、伝送エラーの回復時に伝送エラーで欠落したデータを収集して復元することを行う。なお、図７では、式（３）を用いる場合での図３に示す伝送フォーマットの使用時に伝送エラーが発生し、それが回復した場合に使用する伝送フォーマットが示されている。

図７において、伝送制御部９は、図２に示す伝送フォーマットのｃｈ１に挿入する現在値データの伝送フォーマット６２と、ｃｈ２に挿入する電気角９０°前データの伝送フォーマット６３とをそれぞれ生成し、図２に示す伝送フォーマットに載せて光インタフェース１０に渡すことを繰り返している。前記したように、図２に示す伝送フォーマットにおけるｃｈ３〜ｃｈ３０は不使用の領域になっている。

相手端では、伝送制御部９が、伝送エラーの発生を検出すると、その伝送異常が発生した端部データをメモリ８に格納せず無効処理するとともに、その伝送異常が発生した端部データの演算周期（つまりメモリ８のアドレス）を記録しておき、両端のメモリ８に前記伝送異常が発生した端部データを含む１伝送周期分の複数個端部データが残存している期間内に前記伝送異常が回復した場合に、データ送信要求の伝送フォーマット６４を生成し、それを、図２に示す伝送フォーマットにおいて相手端と定常的に送受信する１伝送周期分の複数個端部データが載せられていない不使用領域に、図７に示す例ではｃｈ３に挿入して光インタフェース１０に渡す。

このデータ送信要求の伝送フォーマット６４には、「データ送信要求有り」「データ数（Ｎ−Ｍ＋１）」「最古データ時刻（Ｎ演算周期前）」「最新データ時刻（Ｍ演算周期前）」の各データが載せられている。

このデータ送信要求の伝送フォーマット６４を受信した相手端の伝送制御部９は、要求された演算データをメモリ８から取り出し、それにＣＲＣ等を付加して図７に示すように、図２に示す伝送フォーマットの不使用の領域であるｃｈ４〜ｃｈ（４＋Ｎ−Ｍ）に挿入する電気角３０°×Ｎ前データの伝送フォーマット６５〜電気角３０°×Ｍ前データの伝送フォーマット６６をそれぞれ生成し、図２に示す伝送フォーマットに載せて光インタフェース１０に渡す。

データ送信要求を行った自端の伝送制御部９は、受信した電気角３０°×Ｎ前データ〜電気角３０°×Ｍ前データをメモリ８の該当アドレスに格納することで、メモリ８には、欠落の無い一連の端部データが時系列に並ぶ形で再現された状態で格納される。

このように、片方の端部において、系統故障時、伝送エラー発生時などで不連続となった端部データを再現できるので、故障解析等の容易化が図れる。なお、図７では、上記の（１）のケースにおいて式（３）を用いる場合（図３）を示したが、式（４）を用いる場合（図４）でも同様に適用できることは言うまでもない。

なお、図１では、両端間の通信系として、ＰＣＭ電流差動リレーから通信装置の近傍まで光信号で伝送し、通信装置の近傍で電気信号に変換して通信装置に入力する構成を示したが、この発明は、これに限定されるものではなく、例えば、ＰＣＭ電流差動リレーと通信装置との間をメタルケーブル或いは光ケーブルで接続する構成や、通信装置を介在させずにＰＣＭ電流差動リレー間を直接メタルケーブル或いは光ケーブルで接続する構成など任意の通信系を適用することができる。

以上のように、この発明にかかるデジタル電流差動保護継電器は、伝送ビットエラーが発生しても回復時に保護機能がロックされる時間を短縮化して保護機能を向上させるのに有用である。

この発明の一実施の形態によるデジタル電流差動保護継電器の構成を示すブロック図である。 ＩＴＵ−Ｔ Ｇ．７０４に規定される２０４８ｋｂｐｓの伝送フォーマットを示す図である。 異なる演算周期のデータの複数個を１伝送周期で送信する場合に生成する伝送フォーマット（その１）を示す図である。 異なる演算周期のデータの複数個を１伝送周期で送信する場合に生成する伝送フォーマット（その２）を示す図である。 同一演算周期のデータの複数個を１伝送周期で送信する場合に生成する伝送フォーマットを示す図である。 同一演算周期のデータとそれを反転したデータとの組の複数個を１伝送周期で送信する場合に生成する伝送フォーマットを示す図である。 伝送エラーの回復時に伝送エラーで欠落したデータを収集して復元する場合の伝送フォーマットを示す図である。

符号の説明

１ 送電線
２ 系統側変流器（ＣＴ）
３ 遮断器
４ リレー側変流器（ＣＴ）
５ フィルタ（ＦＩＬ）
６ サンプルホールド回路（Ｓ／Ｈ）
７ ＡＤ変換器
８ メモリ（Ｍｅｍ）
９ 伝送制御部
１０ 光インタフェース
１１ 演算部
１２ 制御信号
１３ データバス
１４ デジタル出力部（ＤＯ）
１５ デジタル入力部（ＤＩ）
１６ 光電気変換器（Ｏ／Ｅ）
１７ 電気光変換器（Ｅ／Ｏ）
１８ ２０４８ｋｂｐｓの通信機能を有する通信装置
２０ マイクロ波伝送路
２１，２２ 光伝送路
２５ デジタル電流差動保護継電器（ＰＣＭ電流差動リレー）

Claims (4)

1. 保護区間の各端に配置され、自端及び相手端のそれぞれで得られた端部データを両端間に設けられる伝送路を介して伝送し合って相手端の端部データを取得する伝送制御部と、前記自端で得られた端部データと前記伝送制御部が取得した相手端の端部データとを用いた差動演算を実行し前記保護区間における送電線の故障検出を行う演算部とを備えるデジタル電流差動保護継電器において、
   前記伝送制御部は、
   自端での送電線電流を一定周期でサンプリングした電流データ、或いは、その電流データについて前記演算部が一定周期で演算したデータ、を前記端部データとしてメモリに蓄積する機能と、
   前記伝送路における１伝送周期において複数のデータを搬送できる１．５Ｍｂｐｓまたは２０４８ｋｂｐｓ以上の高速通信用の伝送フォーマットを用いて、前記端部データ及び前記メモリに格納されている複数演算周期の端部データを前記１伝送周期で送信する機能と、を備え、
   前記演算部は、自端において前記端部データ及び前記メモリに格納されている複数演算周期の端部データと前記伝送制御部が受信処理した相手端からの１伝送周期で送信された複数演算周期の端部データとを用いて前記差動演算を実行する、
   ことを特徴とするデジタル電流差動保護継電器。
2. 保護区間の各端に配置され、自端及び相手端のそれぞれで得られた端部データを両端間に設けられる伝送路を介して伝送し合って相手端の端部データを取得する伝送制御部と、前記自端で得られた端部データと前記伝送制御部が取得した相手端の端部データとを用いた差動演算を実行し前記保護区間における送電線の故障検出を行う演算部とを備えるデジタル電流差動保護継電器において、
   前記伝送制御部は、
   自端での送電線電流を一定周期でサンプリングした電流データ、或いは、その電流データについて前記演算部が一定周期で演算したデータ、を前記端部データとしてメモリに蓄積する機能と、
   前記伝送路における１伝送周期において複数のデータを搬送できる１．５Ｍｂｐｓまたは２０４８ｋｂｐｓ以上の高速通信用の伝送フォーマットを用いて、前記端部データと前記メモリに格納されている複数演算周期の端部データとにおいて同じ演算周期の端部データの複数組を前記１伝送周期で送信する機能と、
   相手端からの１伝送周期分の複数組の端部データの受信処理において各端部データの健全性チェックと１伝送周期分の複数組の端部データの同一性チェックとを行って健全な端部データを抽出する機能と、を備え、
   前記演算部は、前記伝送制御部が抽出した端部データと対応する自端での端部データとを用いて前記差動演算を実行する、
   ことを特徴とするデジタル電流差動保護継電器。
3. 保護区間の各端に配置され、自端及び相手端のそれぞれで得られた端部データを両端間に設けられる伝送路を介して伝送し合って相手端の端部データを取得する伝送制御部と、前記自端で得られた端部データと前記伝送制御部が取得した相手端の端部データとを用いた差動演算を実行し前記保護区間における送電線の故障検出を行う演算部とを備えるデジタル電流差動保護継電器において、
   前記伝送制御部は、
   自端での送電線電流を一定周期でサンプリングした電流データ、或いは、その電流データについて前記演算部が一定周期で演算したデータ、を前記端部データとしてメモリに蓄積する機能と、
   前記伝送路における１伝送周期において複数のデータを搬送できる１．５Ｍｂｐｓまたは２０４８ｋｂｐｓ以上の高速通信用の伝送フォーマットを用いて、前記端部データと前記メモリに格納されている複数演算周期での端部データとにおいて同じ演算周期の端部データの正値及びその反転値の組の複数個を前記１伝送周期で送信する機能と、
   相手端からの１伝送周期分の複数組の端部データの受信処理において各端部データの健全性チェックと各組の端部データの正値・反転値の関係チェックとを行って健全な端部データを抽出する機能と、を備え、
   前記演算部は、前記伝送制御部が抽出した端部データと対応する自端での端部データとを用いて前記差動演算を実行する、
   ことを特徴とするデジタル電流差動保護継電器。
4. 前記伝送制御部は、
   相手端から受信した１伝送周期分の複数組の端部データの中に伝送異常データを検出した場合に、その伝送異常が発生した端部データを前記メモリに格納せず無効処理するとともに、その伝送異常が発生した端部データの演算周期を記録する機能と、
   両端の前記メモリに前記伝送異常が発生した端部データを含む１伝送周期分の複数組の端部データが残存している期間内に前記伝送異常が回復した場合に、前記伝送フォーマットにおいて相手端部と定常的に送受信する１伝送周期分の複数組の端部データが載せられていない不使用領域に、前記記録した演算周期の端部データの送信要求を載せて相手端に通知する機能と、
   相手端から前記不使用領域を用いて送られてくる前記送信要求で示された演算周期の端部データを自端の前記メモリから取り出し、それを前記不使用領域に載せて相手端に送信する機能と、
   前記送信要求に応じて相手端から前記不使用領域を用いて送られてくる端部データを自端の前記メモリに格納して前記伝送異常の発生によって欠落した端部データを再生する機能と、
   を備えていることを特徴とする請求項１に記載のデジタル電流差動保護継電器。

Images