JP5508921B2 - 分散形ディジタル保護リレー - Google Patents

分散形ディジタル保護リレー Download PDF

Info

Publication number
JP5508921B2
JP5508921B2 JP2010086654A JP2010086654A JP5508921B2 JP 5508921 B2 JP5508921 B2 JP 5508921B2 JP 2010086654 A JP2010086654 A JP 2010086654A JP 2010086654 A JP2010086654 A JP 2010086654A JP 5508921 B2 JP5508921 B2 JP 5508921B2
Authority
JP
Japan
Prior art keywords
data
digital filter
calculation
digital
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010086654A
Other languages
English (en)
Other versions
JP2011223647A (ja
Inventor
三安 城戸
親司 小松
昌司 吉田
和久 高見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2010086654A priority Critical patent/JP5508921B2/ja
Publication of JP2011223647A publication Critical patent/JP2011223647A/ja
Application granted granted Critical
Publication of JP5508921B2 publication Critical patent/JP5508921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04SSYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S10/00Systems supporting electrical power generation, transmission or distribution
    • Y04S10/20Systems supporting electrical power generation, transmission or distribution using protection elements, arrangements or systems

Landscapes

  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、アナログ入力信号の取り込みを行うアナログ入力部と、アナログ入力信号を用いて保護演算を実施する演算部とをそれぞれ分離して配置し、アナログ入力部と演算部とをシリアル信号にて接続する分散形ディジタル保護リレーに係り、特に、アナログ入力部でA/D変換したデータを、通信路にて送信する際に発生する通信不良による一過性的なデータ欠損があっても、保護演算に用いるデータを安定させ装置ロックする時間を限りなく無くすことで、装置稼働率を向上させ、信頼度を向上するのに好適な分散形ディジタル保護リレーに関する。
〔非特許文献1〕に記載されているように、従来の技術では、アナログ入力部と保護演算部は、システムバスで密結合され、集中形のシステム構成とされているのが一般的であり、少数のディジタル保護リレーでは、アナログ入力部のみを分散配置させて、データを通信で集めるシステム構成のものがある。このようなディジタル保護リレーとして、〔非特許文献2〕,〔特許文献1〕に記載されているように、分散形回線単位の制御装置として装置間でデータをトークンバス方式にて送受することで分散システムを構築している。
但し、この例においても、データはアナログフィルタ通過後のアナログ信号を電気角30°毎にサンプリングしたものをトークンバスでデータ送信しているものであり、オーバサンプルの概念は適用されていない。
特開2003−79046号公報
電気協同研究 第50巻第1号 第二世代ディジタルリレー 日立評論 1997年3月 変電所総合ディジタル監視制御システム
電力用保護リレーにおいては、アナログ情報を取り込むセンサ部、すなわち現在殆どの保護リレーで適用されている入力変換器(CT,PT)部が、或いは光センサ(光CT,光PD)部が、保護演算部から分離した分散構成のニーズが高まることが予想されている。
このようなニーズの高まりから、各アナログ入力部のセンサ部は、より主機に近いところに配置され、ディジタル変換されたデータの配信をリアルタイムに行う分散化指向のシステムが普及すると考えられる。
変電所構内の通信ネットワークやシステム構成を定義したIEC61850規格では、アナログデータとI/Oデータとの交換定義を定め、イーサネット通信技術を用いて、シリアル通信として10Mbps〜100Mbpsの伝送速度でデータ送受信するように定められている。
上記の分散システム構成を前提して、センサ部からアナログデータを転送する場合、アナログ信号をサンプリングし、A/D変換したデータを、現状以上の高速でデータ転送を行うため、伝送路の不良や種々の通信条件により一過性的なデータ不良が発生する可能性が高くなる恐れがある。
伝送不良による一過性的な不良が発生した場合、一般的には、不良検出したデータは廃棄され、検出した時点から数サンプル分の時間の間、装置動作をロックする仕組みが採用されている。この装置動作ロックが発生すると、保護リレーとして動作できない時間が生じ、システムのバックアップ保護機能が存在するにしても、電力系統の安定運用上の面からも問題が残る。
本発明の目的は、伝送不良による一過性的な不良が発生した場合においても、可能な限り、保護演算データへの影響を小さくし、装置ロックする時間をなくすか限りなく小さくできる分散形ディジタル保護リレーを提供することにある。
上記目的を達成するために、本発明は、保護演算にて必要となるサンプリング周波数よりも高いサンプリング周波数でアナログ信号をサンプリングし、信号(高速サンプリングしたA/D変換情報)をシリアル送信するアナログ入力手段と、シリアル信号を受信し、ディジタルフィルタ処理し、このディジタルフィルタ処理出力をデータ間引き(ディシメーション)を行って、ダウンサンプリングしたデータを作成するアナログ信号処理手段を備えた保護演算処理手段とを分離構成する。
保護演算処理手段内のアナログ信号処理手段では、受信したデータがCRCエラーなどの一過性的な通信不良が発生した場合、当該サンプルのデータを破棄し、直前のサンプルデータとなるようにデータを入替える。
保護演算処理手段に設けたアナログ信号処理手段にて、データ補間したデータならびに前後のデータを用いてディジタルフィルタ処理を行い、処理結果を保護演算処理に適したサンプリングとなるようにディメーションすることで、保護演算手段へのデータ補間の影響をなくす、あるいは、極めて小さくすることができる。
また、それぞれ異なる演算周期のディジタルフィルタ演算処理手段とを、それぞれ1つずつ以上設置することで、ディジタルフィルタ処理後の処理手段へのデータ欠落影響を大幅に小さくすることができる。
本発明のディジタル保護制御装置によれば、伝送不良等でアナログデータが一過性的に不良となるモードにおいても、データ補完することが可能なため、不要に装置ロックすることがなく装置の運用可用性を高めることができる。
本発明の実施例1である分散形ディジタル保護リレーの構成図。 データ転送手順を説明する図。 ディジタルフィルタの構成例を示す図。 ディジタルフィルタの周波数特性例を示す図。 サンプリング動作のタイミング例を示す図。 電文のフレーム構成例を示す図。 全体波形の一部を取り出して示す図。 データ送信中に一過性の通信不良が発生した場合の動作タイミング例を示す図。 CRC不良が複数続いた場合の動作例を示す図。 本発明の実施例2である分散形ディジタル保護リレーの構成図。 データ転送手順を説明する図。 サンプリング動作のタイミング例を示す図。
以下、本発明の各実施例について図面を参照して説明する。
本発明の実施例1を図1から図6により説明する。図1は、実施例1の分散形ディジタル保護リレーの構成図である。
図1に示すように、分散形ディジタル保護リレーは、保護対象の送電線100から一次CT102及び一次PD103により電力系統の一次電流信号104,一次電圧信号105を取り込む。これら取り込まれる信号を、アナログ交流電気量と呼ぶ。
取り込んだ一次電流信号104,一次電圧信号105を、電圧・電流信号をマージするマージングユニット1内の補助CT2,補助PT3により電子回路が扱える電圧信号に変換する。変換されたアナログ入力信号は、アナログフィルタ4,5でサンプリングするときに不要となるサンプリングの折返し成分となる高周波信号成分を除去し、アナログディジタル変換器であるA/D変換器6,7でアナログ信号をディジタル信号に変換する。
A/D変換器6,7は、クロック源11からタイミング生成するタイミング制御回路12からのA/D変換指令信号15により変換動作を開始する。A/D変換されたデータは、メモリ8,9に格納する。メモリ8,9に格納するには、上記と同じようにそれぞれのメモリ8,9に対し、メモリ格納信号16及び17によりタイミング制御回路12から書込み信号とメモリのアドレス信号を与えることで格納できる。
メモリ8,9に格納された変換データを読出し、信号多重化手段10よりそれぞれの信号を時間的に多重化して、シリアル信号に変換する。このシリアル信号に変換する際も、タイミングをタイミング制御回路12からの信号で制御する。
信号多重化手段10にて多重化された信号は、伝送制御手段13によりCRCコード等を付加されてシリアルデータとなり、電気/光変換手段14により電気/光変換(O/E変換)されて、光コード18(光信号ケーブルともいう)を経由して保護演算ユニット20に送信される。
なお、光コード18の代わりに銅線を用いることもできる。この場合は、次に述べる光/電気変換手段22が不要となる。
この光コード15は、変電所構内の場合は数kmであるが、変電所構内に限らず保護制御する場合は、20km〜40kmまたは40km以上の光ファイバなどの光コードを敷線することで、遠隔地にてデータを受け取ることが可能である。
このように完全にアナログ入力部と演算処理部を物理上分離している保護リレーのことを、分散形保護リレーと定義することとする。
保護演算ユニット20では、マージングユニット1からの光信号を光/電気変換手段22(O/E変換手段ともいう)により光信号から電気信号に変換し、伝送制御手段24に印加する。
伝送制御手段24は、印加された電気信号から、受信信号と受信クロックを分離して取り出し、メモリ25,サンプリングタイミング制御回路23とデータ検定手段30にそれぞれ信号を与え、サンプリングタイミング制御回路23とデータ検定手段30は、メモリ格納信号32とデータ検定信号34をそれぞれメモリ25に印加する。これら受信したシリアル信号をメモリに記憶させる手段をメモリ転写手段といい、メモリへの格納は、シリアル信号の転送周期に合わせてデータを受信して行われる。
詳細は図示していないが、ディジタルフィルタ手段26についても、サンプリングタイミング制御回路23より受信データの周期に同期したタイミングで演算起動される。
ディジタルフィルタ手段26は、メモリ25からデータを読出し、このデータに対し、ディジタルフィルタ演算を施す。
ディジタルフィルタ手段26でディジタルフィルタ演算を施された信号は、ディシメーション手段27にて、間引き処理(ディシメーション)を行い、保護SEQ演算手段28にデータを出力する。
保護SEQ演算手段28は、予め定めた保護演算処理に基づいて処理し、系統事故の判定を行う。系統事故を検出した場合は、I/O手段29を介して出力し、図示していないが、事故検出要素(FD)とのAND条件成立後、遮断器101に対して遮断指令を発する。
これら一連の動作を、通常は、電気角30°周期で行い、保護演算処理に基づいて処理して判断し、電力系統を系統事故から保護している。
次に、図2を用いて、図1に示したデータ転送手順を説明する。図2は、図1に記載した構成を機能的に要約して記載したものである。
図2において、A/D変換器40とディジタルフィルタ手段41は、周期ΔTDF(例えば、電気角3.75°)で動作する。すなわち、A/D変換と同じサンプリング周期でディジタルフィルタを動作させている。
ディジタルフィルタ手段41は、ディシメーション手段42にデータを受渡し、ディシメーション手段42では、周期ΔTRY(例えば、電気角30°)毎にデータを間引いて、サンプリングをダウンコンバートさせ、保護演算が扱う信号にする。
保護演算手段43は、ダウンコンバートした信号(例えば、周期電気角30°)を受信して予め定めた系統事故を検出する演算を実行する。
ここで、ポイントは、A/D変換からディジタルフィルタまでが、周期ΔTDFで、ディシメーション以降が周期ΔTRYというように演算周期が異なり、後段に行くに従って演算周期を長くしている点である。
図3(a)は、ディジタルフィルタの構成例を示す図である。図3(a)に示す回路例は、フィードバックループを持たないFIR(Finite Impluse Response)形のディジタルフィルタを示し、1サンプル遅延器50,加算器51,正規化回路52で構成される。この回路は、現時点と過去N−1サンプル分の加算を行い、N個の移動平均をとる回路であり、数1の演算が行われる。
Figure 0005508921
ここで、Nは2nである。図3(b)は、このようにして演算されるディジタルフィルタの周波数特性例(ゲイン特性)53を示す図である。このフィルタは、低周波を通過させるローパスフィルタである。
なお、ディジタルフィルタはFIR形に限らず、図示していないが、フィードバックループを有したIIR(Infinite Impluse Response)形でも同様に構成することが可能であり、FIR形とIIR形が混在してもよい。
図4に示すタイミング波形例を用いて、動作を説明する。
図4において、A/D変換指令例60に示すように周期ΔTDF毎にA/D変換指令を発することにより、A/D変換器40はA/D変換動作例61で示すA/D変換動作を行う。変換時間後にデータが確定し、確定したデータが、メモリ格納状態例62で示すメモリ格納タイミングでメモリ25に格納される。
その後、並列/直列変換(P/S変換)例63で示す並列/直列変換(P/S変換)され、データ送信例64で示すように、t0から順にデータ送信される。データ受信例65で示すように、伝送路での遅延時間経過後、保護演算ユニット20にてデータ受信される。
直列/並列変換(S/P変換)例66で示すように、直列/並列変換(S/P変換)されたデータは、データ検定後に格納される。
格納されたデータは、DF処理タイミング例67で示されるように、ディジタルフィルタ手段26で予め定められた演算処理に従い演算される。ここで、演算は、周期ΔTDF毎に繰り返されるが、DF出力タイミング例68で示されるように、ディシメーションにより、1/k(kは整数)にデータを間引いて出力される。このようにデータ出力周期はΔTRY毎になり、この周期でデータを格納し、保護演算に受け渡される。
ディジタルフィルタ手段26からの出力後、RY処理例69で示されるように、保護演算が起動されて、データを読出し、予め定められた保護演算処理をΔTRY毎に実行する。
ここで、重要なポイントは、ディジタルフィルタ演算が、サンプリングされたデータを用いてΔTDFの演算周期で実行されることであり、t0からtN−1までのデータを用いて移動平均を求めているので、1つのデータの影響は1/Nに薄まることになる点である。
図5は、電文のフレーム構成例を示す図であり、図5の電文フレーム構成例70に示すように、パケットの先頭はプリアンブルで始まり、送り先アドレス(DA),送信元アドレス(SA),タグ情報(Tag),PDU,データ(電流データ,ON/OFF情報,ステータス,フレームチェックシーケンス(FCS)で構成される。このパケットについても、プリアンブルから次のプリアンブルまでは周期ΔTDF毎に繰り返し、リアルタイム性を確保できるように構成している。
受信側では、パケットを受信すると、種々の解析を実施後、最終的には、フレームチェックシーケンスによってCRC検定を実施する。
図6(a)〜図6(c)は、保護演算ユニット内で実施するデータ補間処理及び補間データ用いた処理の動作を説明する図である。図6(a)では、全体波形の一部を取り出して示している。
図6(a)では、ディジタルフィルタの入力データ、即ちマージングユニットからの送信信号を受けた信号波形例80と、ディジタルフィルタの出力信号波形例82を示している。この部分を見ると、フィルタ後の振幅値がフィルタ前の振幅値より低いように見えるが、位相遅れがあるため、この時点のデータは低く見えるが、実際の振幅は1:1である。
信号波形例80は、サンプル“4”のところでCRC不良となったため、受信したデータを破棄し、保持していた1つ前のサンプル値のデータに入替えている。このため、データ81に示すように、サンプル“3”の値と同一になっている。
しかし、ディジタルフィルタの出力信号波形例82から分かるように、ディジタルフィルタ演算により、データ83は階段波形ではなく、正弦波に補間処理されていることが理解できる。上述したが、ディジタルフィルタが移動平均処理することで、前置保持したデータであっても波形補正できていることが分かる。
図6(b)は、通信状態例90で示すように、データ送信中に一過性の通信不良(例えばCRC不良)が発生した場合の動作タイミング例を示す図である。
受信データ例91に示すように、通信状態によりCRC不良が発生した場合を想定すると、補正後の受信データ例92のt3後の値は不定となる。
補正した受信データ例92は、CRC不良が発生すると、その部分のデータは保持していた前サンプルの値(前置)であるd(t3)に入替えられる。
DF演算例93で示すように、ディジタルフィルタは、入替えられたデータを使用して演算するため、t4の時刻でも、出力f(t4)を得ることができ、図6(a)に示したように、補間されていることがわかる。
図6(c)は、通信状態例94で示すように、CRC不良が複数続いた場合の動作例を示す図である。
受信データ例95で示すように、時刻t3以降、CRC不良が継続して発生している通信状態では、受信データはt3時刻以降は不定データが続く。補正後の受信データ例96で示すように、受信データ(補正)はCRC不良が発生する前の正常データd(t3)を破棄したデータと入替えている。ディジタルフィルタでは、DF演算例97で示すようにt3時刻以降も、補正したデータを用いてフィルタ演算を実行して補間した出力を出している。
しかし、CRC不良が長く続くため、一過性的な不良でなく、永久的な不良が考えられ、ディジタルフィルタでの補間にも限界があるため、警報出力例98で示すように、CRC不良連続3回で警報を上げるようにしている。このようにすることで、一過性不良と永久故障を切り分けることを可能としている。
本発明の実施例2を図7から図9を用いて説明する。図7は、実施例2の分散形ディジタル保護リレーの構成図である。
図7に示す実施例は、図1に示す実施例と同様に構成されているが、実施例2では、保護演算ユニット20が相異しているため、この部分を説明する。
図7に示すように、第1のディジタルフィルタ手段44,第1のディシメーション手段45,第2のディジタルフィルタ手段46,第2のディシメーション手段47が設けられ、このように、第1のディジタルフィルタ手段44から順に、カスケード接続するように構成される。
図8は、A/D変換器からカスケード接続した実施例2の機能的な構成を示す図である。
図8において、A/D変換器40,第1のディジタルフィルタ手段44は、周期ΔDF1で動作する。第1のディシメーション手段45,第2のディジタルフィルタ手段46は、周期ΔDF1よりも長い周期ΔDF2で動作するようにする。第2のディシメーション手段47,保護演算手段43は、周期ΔDF2よりも長い周期、すなわち保護演算周期(例えば電気角30°)で動作させる。
このように多段で動作周期を変えることで、伝送路上の一過性的な通信不良に対して、ディジタルフィルタ演算実施することでデータ補間される機能を有効活用して、通信不良による影響を極めて小さくすることができ、保護演算に対して実用上の問題が無い状態(例えば、リレー性能誤差5%以内)に抑えることが可能である。
図9は、上述した動作の概要をタイミンング例として示した説明図であり、一過性の通信不良がバースト的に発生するケースを例にとり説明する。図9では、通信状態例110が、断続的にCRC不良が発生した状態であることを想定して、本実施例の動作を説明する。
図9において、受信データ例111には、t3以降はCRC不良が発生し、CRC不良が無くなるまでデータ不定状態が継続することを示している。
補正後の受信データ例112では受信不定の部分に、正しく受信できた最新値(前値)d(t3)を格納して、受信データの補正を行う。
第1のDFの演算タイミング例113では、第1のディジタルフィルタで演算処理を実施するが、t3以降は前置d(t3)を入力して処理し、演算結果として、補間された出力が得られる。
続いて、第1のDFの出力例114では、第1のディシメーション手段45により、第1のディジタルフィルタ手段44の演算結果を間引くが、ここで、間引いた時間内に通信不良が発生した場合には、第1のディジタルフィルタ手段44の前回の演算結果を格納するようにして演算結果の補正を行う。
第2のDFの入力データ例115では、第2のディジタルフィルタ手段46においては、入力データが、第1のディジタルフィルタ手段44のディシメーションされた値となり、伝送不良が発生した期間のデータはf1(t2)のところがf1(t1)に変更された値となる。
その後、第2のDFの出力例116では、第2のディジタルフィルタ手段46にて演算が実施され、第2のディシメーション手段47にてデータがΔTRYの周期に間引かれ、RY演算例117では、このデータを用いて各種保護演算を実行する。
このように、2段階でデータ補正することで、マージングユニットから保護演算ユニットに信号を渡す部分で、通信不良によるデータ不良が一過性のみならず、バースト的に発生した場合においても、保護演算への影響を極めて小さくすることができ、保護リレーシステムとしてのロバスト性を高めることができる効果がある。
このように、マージングユニットから保護演算ユニットへはシリアル伝送(例えば、イーサネット(登録商標)通信)を前提にしているが、今後、伝送速度がより高くなった場合でも有効に機能するものであり、高速化のゆえに不良率発生確率が高まるため、より効果的に保護演算への影響を小さくでき、保護リレーの高可用性を高めることができる。
また、本実施例では、伝送不良時にデータ補正を正しく受信できた前回値に置き換えることで説明したが、この値に置き換えなくても不定の信号として扱い、ディジタルフィルタ演算を行うことで、ディジタルフィルタのデータ補間効果を有効に活用することで、処理構成を簡便にできる。
又、アナログ入力部と保護演算部を分散配置させてシリアル信号で結合させても、伝送不良の影響を極めて小さくすることができるため、伝送不良による装置ロックがない又は極めて少ないロックで、可用性の高い分散形の保護リレーを提供することができ、電力の安定供給に貢献するものである。
以上説明したように、各実施例によれば、伝送不良等でアナログデータが一過性的に不良となるモードにおいても、データ補完することが可能なため、不要に装置ロックすることがなく装置の運用可用性を高めることができる。
又、アナログ入力部をディジタル保護演算手段から分離することが可能であるため、アナログ入力部(アナログ取り込み部)の主機近傍への設置が可能な分散形システムが構築できる。
又、アナログ入力部の共通化が図れ、出力データを必要な部位でデータを取得することで、データの一元化が図れ、設備コストも抑えることが可能であり運用側のメリットも大きい。
又、高速にデータをサンプリングすることで、アナログ回路の小形化を図ることができる。
1 マージングユニット
2 補助CT
3 補助PT
4,5 アナログフィルタ
6,7,40 A/D変換器
8,9,25 メモリ
10 信号多重化手段
11,21 クロック源
12 タイミング制御回路
13,24 伝送制御手段
14 電気/光変換手段
15,60 A/D変換指令信号
16,17,32 メモリ格納信号
18 光コード
20 保護演算ユニット
22 光/電気変換手段
23 サンプリングタイミング制御回路
26,41 ディジタルフィルタ手段
27,42 ディシメーション手段
28 保護SEQ演算手段
29 I/O手段
30 データ検定手段
31,33 受信データ信号
34 データ検定信号
43 保護演算手段
44 第1のディジタルフィルタ手段
45 第1のディシメーション手段
46 第2のディジタルフィルタ手段
47 第2のディシメーション手段
50 1サンプル遅延器
51 加算器
52 正規化回路
100 保護対象の送電線
101 遮断器
102 一次CT
103 一次PD
104 一次電流信号
105 一次電圧信号
106 遮断指令信号

Claims (4)

  1. 電力系統から複数のアナログ交流電気量を取り込み、ディジタルデータに変換し、変換
    されたディジタルデータの信号を多重化してシリアル信号に変換後、周期的にシリアルデ
    ータとして送出するマージングユニットと、該マージングユニットから送信される前記シ
    リアルデータ信号を受信してメモリに格納するメモリ転送手段と、該メモリに記憶された
    データを読出し、予め定めたディジタルフィルタ演算処理手順に従い周期的に演算処理す
    るディジタルフィルタ処理手段と、該ディジタルフィルタ処理手段の演算結果を、保護演
    算周期に一致させるようにデータをディシメーションするディシメーション手段と、該デ
    ィシメーション手段によりディシメーションされたデータに対し、予め定めた演算処理手
    順に従い、周期的に保護演算を実行する保護演算手段とを備え
    前記保護演算手段が、前記マージングユニットから送信される前記シリアルデータ信号
    を受信して該信号の受信検定を実行する検定手段を具備し、該検定手段により受信検定を
    実行された後のデータを前記メモリ転写手段によりメモリに格納するものであって、前記
    検定手段の結果に基づき、検定不良のデータを廃棄し、検定不良のデータの代わりに直前
    のサンプルのデータをメモリに格納するようにしてデータ補間し、前記ディジタルフィル
    タ処理手段が、補間したデータに対して演算処理する分散形ディジタル保護リレー。
  2. 前記検定手段による受信検定されたデータ検定不良回数が、演算誤差が保護リレーに影
    響を及ぼす範囲となる不良回数を越えた時、又は予め定めた設定回数を越えた場合に、装
    置ロックして外部警報を発報する請求項に記載の分散形ディジタル保護リレー。
  3. 電力系統から複数のアナログ交流電気量を取り込み、ディジタルデータに変換し、変換
    されたディジタルデータの信号を多重化してシリアル信号に変換後、周期的にシリアルデ
    ータとして送出するマージングユニットと、該マージングユニットから送信される前記シ
    リアルデータ信号を受信して該信号の受信検定を実行する検定手段と、該検定手段により
    受信検定を実行された後のデータをメモリに格納するメモリ転写手段と、該メモリに記憶
    されたデータを読出し、予め定めたディジタルフィルタ演算処理手順に従い周期的に演算
    処理する第1のディジタルフィルタ処理手段と、該第1のディジタルフィルタに直列に接
    続され、第1のディジタルフィルタの出力データに対して、予め定めたディジタルフィル
    タ演算処理手順に従い周期的に演算処理する第2のディジタルフィルタ処理手段と、前記
    第1のディジタルフィルタ処理手段の演算結果を、前記第2のディジタルフィルタ演算周
    期に一致させてデータをディシメーションする第1のディシメーション手段と、保護演算
    手段の演算周期に一致させるようにデータをディシメーションする第2のディシメーショ
    ン手段と、該第2のディシメーション後のデータに対し、予め定めた演算処理手順に従い
    、周期的に保護演算を実行する保護演算手段とを備え
    前記検定手段の結果に基づき、検定不良のデータを廃棄し、検定不良のデータの代わり
    に直前のサンプルのデータをメモリに格納するようにしてデータ補間し、前記ディジタル
    フィルタ処理手段が、補間したデータに対して演算処理する分散形ディジタル保護リレー。
  4. 前記第1のディシメーション手段と第2のディシメーション手段との演算周期の比率を
    整数とし、前記第1のディジタルフィルタの演算周期が第2のディジタルフィルタの演算
    周期の1/n(nは整数)となるように構成する請求項に記載の分散形ディジタル保護
    リレー。
JP2010086654A 2010-04-05 2010-04-05 分散形ディジタル保護リレー Active JP5508921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010086654A JP5508921B2 (ja) 2010-04-05 2010-04-05 分散形ディジタル保護リレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086654A JP5508921B2 (ja) 2010-04-05 2010-04-05 分散形ディジタル保護リレー

Publications (2)

Publication Number Publication Date
JP2011223647A JP2011223647A (ja) 2011-11-04
JP5508921B2 true JP5508921B2 (ja) 2014-06-04

Family

ID=45039888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086654A Active JP5508921B2 (ja) 2010-04-05 2010-04-05 分散形ディジタル保護リレー

Country Status (1)

Country Link
JP (1) JP5508921B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542027B2 (ja) * 2010-10-28 2014-07-09 三菱電機株式会社 デジタル保護制御装置
JP5579087B2 (ja) * 2011-01-12 2014-08-27 三菱電機株式会社 保護継電装置
JP5926540B2 (ja) * 2011-11-11 2016-05-25 株式会社東芝 保護制御システムおよびマージングユニット
JP5926539B2 (ja) 2011-11-11 2016-05-25 株式会社東芝 保護制御システム、保護制御装置、およびマージングユニット
CN103439607B (zh) * 2013-08-28 2016-11-23 三川电力设备股份有限公司 由故障录波辨识元件全参数的方法和系统及故障定位方法
CN105449649A (zh) * 2016-01-04 2016-03-30 南京工程学院 基于k60芯片的配电网继电保护装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156381A (ja) * 1989-11-14 1991-07-04 Hitachi Ltd 交流量サンプル値のエラー検出方式
JPH05207635A (ja) * 1992-01-22 1993-08-13 Toshiba Corp ディジタル保護継電器
JP3352411B2 (ja) * 1998-03-05 2002-12-03 株式会社東芝 制御システム、電力系統保護制御システムおよびプログラムを記憶した記憶媒体
JP2002300007A (ja) * 2001-03-30 2002-10-11 Korg Inc サンプリング周波数変換装置
JP2003079046A (ja) * 2001-09-04 2003-03-14 Mitsubishi Electric Corp 保護継電システム
JP3765056B2 (ja) * 2003-02-17 2006-04-12 株式会社日立製作所 ディジタル保護リレー
JP5258286B2 (ja) * 2007-12-28 2013-08-07 三菱電機株式会社 デジタル電流差動保護継電器

Also Published As

Publication number Publication date
JP2011223647A (ja) 2011-11-04

Similar Documents

Publication Publication Date Title
JP5508921B2 (ja) 分散形ディジタル保護リレー
US9548606B2 (en) Control system, transformer, protection control apparatus, and bit stream storage unit
US9279846B2 (en) Fault identification and location in a power supply line which is fed from one side
JP5399592B1 (ja) 電力系統の情報を収集するマージングユニット
US4322768A (en) Multi-terminal protective relay system
WO2009116292A1 (ja) ディジタル保護継電装置およびディジタル保護継電装置用データ伝送装置
EP2617138B1 (en) Utility communication method and system
JP5258286B2 (ja) デジタル電流差動保護継電器
JP5501909B2 (ja) 保護リレー
CN110612710B (zh) 用于数据传输的数字调制方法
JP5734668B2 (ja) 保護制御計測装置
US6753772B2 (en) Method and arrangement for detecting and digitally transmitting measured analog output values of a number of transducers
JP2013115869A (ja) 送電線保護継電装置
US11128481B2 (en) Hardware accelerated communication frame
JP2011217340A (ja) ケーブル断線検出装置およびケーブル断線検出方法
JP6034059B2 (ja) 電流差動保護継電器
JP2001275277A (ja) 電力系統保護制御システムおよびコンピュータが読取り可能な記憶媒体
US11736569B2 (en) Messaging in an electric power system
JP5752845B2 (ja) 統合ユニット及び保護リレーシステム
JP2022099577A (ja) 保護制御システム
Shah Protection—Evolution, Technologies and Trends
CN118074071A (zh) 一种光纤差动保护的多重冗余架构设计方法及系统
JP3507469B2 (ja) 保護継電システム、通信装置、及び保護継電方法
JPH10257660A (ja) 電力系統保護継電装置
JP2005065215A (ja) データ伝送装置およびデータ伝送システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140324

R151 Written notification of patent or utility model registration

Ref document number: 5508921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151