JPH04222031A - 障害部位切り分け方式 - Google Patents
障害部位切り分け方式Info
- Publication number
- JPH04222031A JPH04222031A JP2405570A JP40557090A JPH04222031A JP H04222031 A JPH04222031 A JP H04222031A JP 2405570 A JP2405570 A JP 2405570A JP 40557090 A JP40557090 A JP 40557090A JP H04222031 A JPH04222031 A JP H04222031A
- Authority
- JP
- Japan
- Prior art keywords
- fault
- detected
- shared
- detection circuit
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、電子計算機システムに
おける障害部位切り分け方式に関する。最近の電子計算
機システムのオンライン化動向に伴い、該電子計算機シ
ステムのノンストップコンピユータ化が推進されている
。
おける障害部位切り分け方式に関する。最近の電子計算
機システムのオンライン化動向に伴い、該電子計算機シ
ステムのノンストップコンピユータ化が推進されている
。
【０００２】この為、複数の処理装置と、各処理装置に
共用な装置とから構成され、それぞれの装置に障害検出
回路を備えている電子計算機システムにおいて、上記障
害検出回路では検出できない障害が発生したとき、共用
部分か非共用部分かの切り分けを、できる限り高速に行
うことができる障害部位切り分け方式が必要とされる。
共用な装置とから構成され、それぞれの装置に障害検出
回路を備えている電子計算機システムにおいて、上記障
害検出回路では検出できない障害が発生したとき、共用
部分か非共用部分かの切り分けを、できる限り高速に行
うことができる障害部位切り分け方式が必要とされる。
【０００３】
【従来の技術】図３は、従来の障害部位切り分け方式を
説明する図であり、（ａ） は電子計算機システムの構
成例を示し、（ｂ） は動作フローを示している。
説明する図であり、（ａ） は電子計算機システムの構
成例を示し、（ｂ） は動作フローを示している。
【０００４】従来においては、（ａ） 図に示した複数
の処理装置 １と、各処理装置 １に共用な装置 ２と
から構成される電子計算機システムにおいて、各処理装
置 １に試験プログラムを置き、（ｂ） 図に示したよ
うに、一定間隔で該試験プログラムを実行していた。
の処理装置 １と、各処理装置 １に共用な装置 ２と
から構成される電子計算機システムにおいて、各処理装
置 １に試験プログラムを置き、（ｂ） 図に示したよ
うに、一定間隔で該試験プログラムを実行していた。
【０００５】
【発明が解決しようとする課題】通常、各処理装置 １
， 及び、共用装置 ２には、それぞれ、障害検出回路
を備えているが、あらゆる障害 （データ化け） に対
して、該障害を検出できるように障害検出回路を備える
ことは、回路構成が複雑になると共に、処理速度が遅く
なる他、コスト高になる等の問題があることから、該障
害検出回路で検出できない障害が潜在することになる。
， 及び、共用装置 ２には、それぞれ、障害検出回路
を備えているが、あらゆる障害 （データ化け） に対
して、該障害を検出できるように障害検出回路を備える
ことは、回路構成が複雑になると共に、処理速度が遅く
なる他、コスト高になる等の問題があることから、該障
害検出回路で検出できない障害が潜在することになる。
【０００６】従って、かかる、各処理装置 １， 共用
装置 ２が備えている障害検出回路で検出できない故障
に対しては、障害発生箇所が特定できないため、部品の
交換箇所を特定することができない。
装置 ２が備えている障害検出回路で検出できない故障
に対しては、障害発生箇所が特定できないため、部品の
交換箇所を特定することができない。
【０００７】この為、障害発生箇所を、例えば、各処理
装置 １側か、共用装置 ２の部分かを人為的に想定し
て、該当部品を交換した後、再度試験プログラムを実行
してみて、障害の発生が解消するか否かをみるような試
験を繰り返すことになり、障害の発生から修復迄に時間
がかかるいう問題があった。
装置 １側か、共用装置 ２の部分かを人為的に想定し
て、該当部品を交換した後、再度試験プログラムを実行
してみて、障害の発生が解消するか否かをみるような試
験を繰り返すことになり、障害の発生から修復迄に時間
がかかるいう問題があった。
【０００８】本発明は上記従来の欠点に鑑み、複数の処
理装置と、各処理装置に共用な装置とから構成され、そ
れぞれの装置に障害検出回路を備えている電子計算機シ
ステムにおいて、上記障害検出回路では検出できない障
害が発生したとき、共用部分か非共用部分かの切り分け
を、できる限り高速に行うことができる障害部位切り分
け方式を提供することを目的とするものである。
理装置と、各処理装置に共用な装置とから構成され、そ
れぞれの装置に障害検出回路を備えている電子計算機シ
ステムにおいて、上記障害検出回路では検出できない障
害が発生したとき、共用部分か非共用部分かの切り分け
を、できる限り高速に行うことができる障害部位切り分
け方式を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】図１は本発生の原理を説
明する図であり、（ａ） は障害切り分けの概念を示し
、（ｂ） は障害検出結果による障害部位の判定を行う
テーブルの例を示している。上記の問題点は下記のよう
に構成した障害切り分け方式によって解決される。
明する図であり、（ａ） は障害切り分けの概念を示し
、（ｂ） は障害検出結果による障害部位の判定を行う
テーブルの例を示している。上記の問題点は下記のよう
に構成した障害切り分け方式によって解決される。
【００１０】複数の処理装置 １と、各処理装置 １に
共用な装置 ２とから構成され、それぞれの装置に障害
検出回路を備えている電子計算機システムにおいて、処
理装置Ａ １で試験を行い、上記障害検出回路では検出
できないエラーが検出されたとき、他の処理装置Ｂ １
〜で同じ試験を行うことを繰り返し、その複数回の試験
の結果■に基づいて、該エラーの発生した部位が共用部
分か非共用部分かを判定するように構成する。
共用な装置 ２とから構成され、それぞれの装置に障害
検出回路を備えている電子計算機システムにおいて、処
理装置Ａ １で試験を行い、上記障害検出回路では検出
できないエラーが検出されたとき、他の処理装置Ｂ １
〜で同じ試験を行うことを繰り返し、その複数回の試験
の結果■に基づいて、該エラーの発生した部位が共用部
分か非共用部分かを判定するように構成する。
【００１１】
【作用】図１の （ａ）中、処理装置Ａ １と処理装置
Ｂ ２は独立している非共用部分であり、ＭＣＵ／ＭＥ
Ｍ ２は共用部分である。
Ｂ ２は独立している非共用部分であり、ＭＣＵ／ＭＥ
Ｍ ２は共用部分である。
【００１２】処理装置Ａ １で試験プログラムを実行し
、各装置に備えられている障害検出回路では検出できな
い障害の発生した時、処理装置Ｂ ２で同一試験を行っ
た結果｛（ｂ） 図に示した故障箇所判定テーブル■｝
から、処理装置Ａ １で試験プログラムを実行したとき
のエラーか、処理装置Ｂ １で試験プログラムを実行し
たときのエラーかの組み合わせを考えることにより、（
ｂ） 図に示した如くに故障箇所 （但し、共用部分／
非共用部分）を指摘することができる。
、各装置に備えられている障害検出回路では検出できな
い障害の発生した時、処理装置Ｂ ２で同一試験を行っ
た結果｛（ｂ） 図に示した故障箇所判定テーブル■｝
から、処理装置Ａ １で試験プログラムを実行したとき
のエラーか、処理装置Ｂ １で試験プログラムを実行し
たときのエラーかの組み合わせを考えることにより、（
ｂ） 図に示した如くに故障箇所 （但し、共用部分／
非共用部分）を指摘することができる。
【００１３】従って、本発明によれば、図１（ｂ） に
示した故障箇所判定テーブル■により、処理装置 １，
或いは、共用装置 ２に具備されている故障検出回路
で検出できない故障が発生した時でも、故障箇所を指摘
することによって、速やかに該当装置の故障を修理する
ことができる効果が得られる。
示した故障箇所判定テーブル■により、処理装置 １，
或いは、共用装置 ２に具備されている故障検出回路
で検出できない故障が発生した時でも、故障箇所を指摘
することによって、速やかに該当装置の故障を修理する
ことができる効果が得られる。
【００１４】
【実施例】以下本発明の実施例を図面によって詳述する
。前述の図１は本発明の原理を説明する図であり、図２
は本発明の一実施例を示した図である。
。前述の図１は本発明の原理を説明する図であり、図２
は本発明の一実施例を示した図である。
【００１５】本発明においては、複数の処理装置 １と
、各処理装置 １に共用な装置 ２とから構成され、そ
れぞれの装置に障害検出回路を備えている電子計算機シ
ステムにおいて、処理装置Ａ １で試験を行い、上記障
害検出回路で検出できないエラーが検出されたとき、他
の処理装置Ｂ １〜で同じ試験を行うことを繰り返し、
その複数回の試験の結果■に基づいて、該エラーの発生
した部位が共用部分か非共用部分かを判定する手段が本
発明を実施するのに必要な手段である。尚、全図を通し
て同じ符号は同じ対象物を示している。
、各処理装置 １に共用な装置 ２とから構成され、そ
れぞれの装置に障害検出回路を備えている電子計算機シ
ステムにおいて、処理装置Ａ １で試験を行い、上記障
害検出回路で検出できないエラーが検出されたとき、他
の処理装置Ｂ １〜で同じ試験を行うことを繰り返し、
その複数回の試験の結果■に基づいて、該エラーの発生
した部位が共用部分か非共用部分かを判定する手段が本
発明を実施するのに必要な手段である。尚、全図を通し
て同じ符号は同じ対象物を示している。
【００１６】以下、図１を参照しながら、図２の処理フ
ローによって、本発明の障害部位切り分け方式を説明す
る。先ず、処理装置Ａ １で試験プログラムを実行し、
該処理装置Ａ １で、該処理装置Ａ １が備えている障
害検出回路では検出できないエラー （データ化け）
が検出された場合、他の処理装置Ｂ １に、試験プログ
ラムの実行を指示する。 （処理ステップ １０ 〜１
２参照） 処理装置Ｂ １で、同じ試験プログラムを実
行し、該エラーが検出された場合， 及び、該エラーが
検出されなかった場合について、それぞれの状態を、例
えば、処理装置Ａ １， 又は、図示されていない、サ
ービスプロセッサ（ＳＶＰ） に通知する。｛処理ステ
ップ １４，１５，１６，１７参照｝該通知された装置
において、各処理装置Ａ，Ｂ １でのエラー状況により
作成した、図１ （ｂ）に示した故障箇所判定テーブル
■に基づいて、各処理装置Ａ，Ｂ １， 又は、共用装
置｛本実施例では、記憶制御装置（ＭＣＵ），主記憶装
置（ＭＥＭ） ｝２ の障害装置を特定する。 （処理
ステップ １３ 参照） このように、本発明において
は、複数の処理装置 １と、各処理装置 １に共用な装
置 ２とから構成され、それぞれの装置に障害検出回路
を備えている電子計算機システムにおいて、処理装置Ａ
１で試験を行い、上記障害検出回路では検出できない
エラー （データ化け） が検出されたとき、他の処理
装置Ｂ １〜で同じ試験を行うことを繰り返し、その複
数回の試験の結果■に基づいて、該エラーの発生した部
位が共用部分か非共用部分かを判定するようにした所に
特徴がある。
ローによって、本発明の障害部位切り分け方式を説明す
る。先ず、処理装置Ａ １で試験プログラムを実行し、
該処理装置Ａ １で、該処理装置Ａ １が備えている障
害検出回路では検出できないエラー （データ化け）
が検出された場合、他の処理装置Ｂ １に、試験プログ
ラムの実行を指示する。 （処理ステップ １０ 〜１
２参照） 処理装置Ｂ １で、同じ試験プログラムを実
行し、該エラーが検出された場合， 及び、該エラーが
検出されなかった場合について、それぞれの状態を、例
えば、処理装置Ａ １， 又は、図示されていない、サ
ービスプロセッサ（ＳＶＰ） に通知する。｛処理ステ
ップ １４，１５，１６，１７参照｝該通知された装置
において、各処理装置Ａ，Ｂ １でのエラー状況により
作成した、図１ （ｂ）に示した故障箇所判定テーブル
■に基づいて、各処理装置Ａ，Ｂ １， 又は、共用装
置｛本実施例では、記憶制御装置（ＭＣＵ），主記憶装
置（ＭＥＭ） ｝２ の障害装置を特定する。 （処理
ステップ １３ 参照） このように、本発明において
は、複数の処理装置 １と、各処理装置 １に共用な装
置 ２とから構成され、それぞれの装置に障害検出回路
を備えている電子計算機システムにおいて、処理装置Ａ
１で試験を行い、上記障害検出回路では検出できない
エラー （データ化け） が検出されたとき、他の処理
装置Ｂ １〜で同じ試験を行うことを繰り返し、その複
数回の試験の結果■に基づいて、該エラーの発生した部
位が共用部分か非共用部分かを判定するようにした所に
特徴がある。
【００１７】
【発明の効果】以上、詳細に説明したように、本発明の
障害部位切り分け方式は、複数の処理装置と、各処理装
置に共用な装置とから構成され、それぞれの装置に障害
検出回路を備えている電子計算機システムにおいて、処
理装置Ａで試験を行い、上記障害検出回路では検出でき
ないエラー （データ化け） が検出されたとき、他の
処理装置Ｂ〜で同じ試験を行うことを繰り返し、その複
数回の試験の結果■に基づいて、該エラーの発生した部
位が共用部分か非共用部分かを判定するようにしたもの
であるので、故障検出回路で検出できない障害が発生し
た場合でも、障害箇所を特定することができ、修理時間
を短縮することができる効果がある。
障害部位切り分け方式は、複数の処理装置と、各処理装
置に共用な装置とから構成され、それぞれの装置に障害
検出回路を備えている電子計算機システムにおいて、処
理装置Ａで試験を行い、上記障害検出回路では検出でき
ないエラー （データ化け） が検出されたとき、他の
処理装置Ｂ〜で同じ試験を行うことを繰り返し、その複
数回の試験の結果■に基づいて、該エラーの発生した部
位が共用部分か非共用部分かを判定するようにしたもの
であるので、故障検出回路で検出できない障害が発生し
た場合でも、障害箇所を特定することができ、修理時間
を短縮することができる効果がある。
【図１】本発明の原理を説明する図
【図２】本発明の一実施例を示した図
【図３】従来の障害部位切り分け方式を説明する図
【符
号の説明】 １ 処理装置， 又は、処理装置Ａ，Ｂ２ 共
用装置， 又は、記憶制御装置（ＭＣＵ），主記憶装置
（ＭＥＭ） １０〜１７ 処理ステップ ■ 複数の処理装置での試験の結果， 又は、故障箇
所判定テーブル
号の説明】 １ 処理装置， 又は、処理装置Ａ，Ｂ２ 共
用装置， 又は、記憶制御装置（ＭＣＵ），主記憶装置
（ＭＥＭ） １０〜１７ 処理ステップ ■ 複数の処理装置での試験の結果， 又は、故障箇
所判定テーブル
Claims (1)
- 【請求項１】複数の処理装置（１） と、各処理装置（
１） に共用な装置（２） とから構成され、それぞれ
の装置に障害検出回路を備えている電子計算機システム
において、処理装置Ａ（１） で試験を行い、上記障害
検出回路では検出できないエラーが検出されたとき、他
の処理装置Ｂ（１） 〜で同じ試験を行うことを繰り返
し、その複数回の試験の結果 （■） に基づいて、該
エラーの発生した部位が共用部分か非共用部分かを判定
することを特徴とする障害部位切り分け方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405570A JPH04222031A (ja) | 1990-12-25 | 1990-12-25 | 障害部位切り分け方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2405570A JPH04222031A (ja) | 1990-12-25 | 1990-12-25 | 障害部位切り分け方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04222031A true JPH04222031A (ja) | 1992-08-12 |
Family
ID=18515175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2405570A Withdrawn JPH04222031A (ja) | 1990-12-25 | 1990-12-25 | 障害部位切り分け方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04222031A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007241832A (ja) * | 2006-03-10 | 2007-09-20 | Nec Corp | コンピュータシステム、起動監視方法および起動監視プログラム |
-
1990
- 1990-12-25 JP JP2405570A patent/JPH04222031A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007241832A (ja) * | 2006-03-10 | 2007-09-20 | Nec Corp | コンピュータシステム、起動監視方法および起動監視プログラム |
| JP4586750B2 (ja) * | 2006-03-10 | 2010-11-24 | 日本電気株式会社 | コンピュータシステムおよび起動監視方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2813949B1 (en) | Multicore processor fault detection for safety critical software applications | |
| US6728668B1 (en) | Method and apparatus for simulated error injection for processor deconfiguration design verification | |
| US7139942B2 (en) | Method and apparatus for memory redundancy and recovery from uncorrectable errors | |
| Lee et al. | Measurement-based evaluation of operating system fault tolerance | |
| JPH11261663A (ja) | 通信処理制御手段及びそれを備えた情報処理装置 | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPH04222031A (ja) | 障害部位切り分け方式 | |
| CN209343321U (zh) | 一种计算机故障检测装置 | |
| KR960002363B1 (ko) | 전전자 교환기의 디바이스 보드의 버스 액세스 상태 감시 및 보고방법 | |
| JPH02226432A (ja) | クロック障害処理システム | |
| JP3334174B2 (ja) | 障害処理検証装置 | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
| JP2017151511A (ja) | 情報処理装置、動作ログ取得方法および動作ログ取得プログラム | |
| Lee et al. | On-line recovery for rediscovered software problems | |
| JPH0546426A (ja) | 自己診断回路 | |
| JPH02214413A (ja) | ディジタル形保護継電装置の監視方式 | |
| Nankaku et al. | A Dynamic Control Mechanism of Interrupt Stack Overflow on Real‐Time Embedded Monitor (REMON) | |
| JPH11242661A (ja) | ファイル共有システムの排他制御装置及び構成制御方法 | |
| JPS62113241A (ja) | 障害回復装置 | |
| JPS5916302B2 (ja) | チエツク装置 | |
| JPH07230432A (ja) | 計算装置 | |
| JPS62182846A (ja) | 電子計算機の自己診断方法 | |
| JPS6162943A (ja) | 情報処理装置の検査方式 | |
| JPS59206944A (ja) | マイクロプログラム監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |