JPS59206944A - マイクロプログラム監視装置 - Google Patents
マイクロプログラム監視装置Info
- Publication number
- JPS59206944A JPS59206944A JP58081164A JP8116483A JPS59206944A JP S59206944 A JPS59206944 A JP S59206944A JP 58081164 A JP58081164 A JP 58081164A JP 8116483 A JP8116483 A JP 8116483A JP S59206944 A JPS59206944 A JP S59206944A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- circuit
- key code
- register
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ソフトウェア命令を実行するデータ処理装置
に使用されるマイクロプログラム監視装置に関し、特に
信頼性を向上させるためにマイクロプログラム走行の正
常性を検査するためのマイクロプログラム監視方式に関
する。
に使用されるマイクロプログラム監視装置に関し、特に
信頼性を向上させるためにマイクロプログラム走行の正
常性を検査するためのマイクロプログラム監視方式に関
する。
（従来技術）
従来この種のデータ処理装置に使用されるマイクロプロ
グラム監視装置においては、マイクロプログラム診断を
行うに際して、システム立上げ時、あるいはシステムア
イドル時にマイクロプログラム監視装置を駆動して故障
の検出を行っていた。
グラム監視装置においては、マイクロプログラム診断を
行うに際して、システム立上げ時、あるいはシステムア
イドル時にマイクロプログラム監視装置を駆動して故障
の検出を行っていた。
したがって、プログラム走行中に突発的に発生する間欠
的故障に対し、故障の発見が遅れるという欠点があった
。特にマイクロプログラムの次アドレス生成回路の故障
に対しては、ソフトウェア命令側より見ると、その命令
は正常に終了したようにみえたり、マイクロプログラム
が暴走したりして、その後に引き起された現象によｐ故
障が発覚される場合が多かった。このため、故障時に即
刻故障を発見することがきわめて困難であるという欠点
があった。
的故障に対し、故障の発見が遅れるという欠点があった
。特にマイクロプログラムの次アドレス生成回路の故障
に対しては、ソフトウェア命令側より見ると、その命令
は正常に終了したようにみえたり、マイクロプログラム
が暴走したりして、その後に引き起された現象によｐ故
障が発覚される場合が多かった。このため、故障時に即
刻故障を発見することがきわめて困難であるという欠点
があった。
（発明の目的）
本発明の目的は、マイクロプログラムの全アドレスに対
してキイコードを設定すると共に、ある種のソフトウェ
ア命令に対してもキイコードを設定し、そのソフトウェ
ア命令実行中に走行する可能性のあるアドレスと、走行
しないアドレスとに対してキイコードによる分顛を行い
、ソフトウェア命令実行中のマイクロプログラムステッ
プごとに上記両キイコードを検査することにより、ハー
ドウェアの故障によって本来走行しないアドレスを走行
した場合には、これを検出することにより信頼性の高い
マイクロプログラムの監視を容易に行うことができるマ
イクロプログラム監視装置を提供することにある。
してキイコードを設定すると共に、ある種のソフトウェ
ア命令に対してもキイコードを設定し、そのソフトウェ
ア命令実行中に走行する可能性のあるアドレスと、走行
しないアドレスとに対してキイコードによる分顛を行い
、ソフトウェア命令実行中のマイクロプログラムステッ
プごとに上記両キイコードを検査することにより、ハー
ドウェアの故障によって本来走行しないアドレスを走行
した場合には、これを検出することにより信頼性の高い
マイクロプログラムの監視を容易に行うことができるマ
イクロプログラム監視装置を提供することにある。
（発明の構成）
本発明によるマイクロプログラム監視装置は、マイクロ
プログラムにより制御されていて、ソフトウェア命令を
実行するデータ処理装置に使用されているものを改良し
たものである。
プログラムにより制御されていて、ソフトウェア命令を
実行するデータ処理装置に使用されているものを改良し
たものである。
本発明においてマイクロプログラム監視装置は、制御記
憶回路と１次アドレス生成回路と、レジスタと、検査回
路とを具備したものである。
憶回路と１次アドレス生成回路と、レジスタと、検査回
路とを具備したものである。
制御記憶回路はマイクロプログラムを格納するためのも
のであり、次アドレス生成回路はマイクロプログラムの
アドレスの次アドレスを決定するためのものである。レ
ジスタは制御記憶回路より読出されたマイクロプログラ
ムの内容によりキイコードを発生するためのキイコード
部を備えていてソフトウェア命令単位に作成したキイコ
ードを設定するためのものである。検査回路はマイクロ
プログラムのキイコード、からびに設定されたキイコー
ドを検査し、検査結果をマイクロプログラムに通知する
ためのものである。
のであり、次アドレス生成回路はマイクロプログラムの
アドレスの次アドレスを決定するためのものである。レ
ジスタは制御記憶回路より読出されたマイクロプログラ
ムの内容によりキイコードを発生するためのキイコード
部を備えていてソフトウェア命令単位に作成したキイコ
ードを設定するためのものである。検査回路はマイクロ
プログラムのキイコード、からびに設定されたキイコー
ドを検査し、検査結果をマイクロプログラムに通知する
ためのものである。
本発明においては、上記によりソフトウェア命令単位に
各キイコードを作成し、ソフトウェア命令を実行する際
に検査回路へキイコードを設定し、ソフトウェア命令を
実行するマイクロプログラムルーチンのステップにおい
ては検査回路へ設定されたキイコードに適合する他のキ
イコードを発生し、マイクロプログラムルーチンのステ
ップごとに両キイコードの一致を検査し、一致が得られ
かければマイクロプログラムに対してこの結果を通知す
ることができるように構成したものである。
各キイコードを作成し、ソフトウェア命令を実行する際
に検査回路へキイコードを設定し、ソフトウェア命令を
実行するマイクロプログラムルーチンのステップにおい
ては検査回路へ設定されたキイコードに適合する他のキ
イコードを発生し、マイクロプログラムルーチンのステ
ップごとに両キイコードの一致を検査し、一致が得られ
かければマイクロプログラムに対してこの結果を通知す
ることができるように構成したものである。
（実施例）
次に本発明によるマイクロプログラム監視装置の一実施
例について、図面を参照して詳細に説明する。
例について、図面を参照して詳細に説明する。
本発明の一実施例を示す第１図において、マイクロプロ
グラム監視装置は制御記憶回路１０と。
グラム監視装置は制御記憶回路１０と。
キイコード部１２を備えたレジスタ１１と１次アドレス
生成回路１３と、命令フェッチ回路１４と。
生成回路１３と、命令フェッチ回路１４と。
検査回路１５とから成立つ。
第１図においては、命令フェッチ回路１４によりソフト
ウェア命令を主記憶装置（図示していない）から取出し
、次アドレス回路１３へその命令コードを通知すると共
に、検査回路１５に対して該当するキイコードを設定す
る。次アドレス回路１３け、ソフトウェア命令によるマ
イクロプログラムのアドレス設定と、ハードウェアの各
種テスト条件によるアドレス設定とを行い、制御記憶回
路１０にアドレスを供給する。レジスタ１１け制御記憶
回路１０よジ読出されたマイクロプログラムの１ステツ
プの内容を１マシンサイクルの間にわたって保持し、そ
れによって通常は演算回路かどの各種論理回路を制御す
る。
ウェア命令を主記憶装置（図示していない）から取出し
、次アドレス回路１３へその命令コードを通知すると共
に、検査回路１５に対して該当するキイコードを設定す
る。次アドレス回路１３け、ソフトウェア命令によるマ
イクロプログラムのアドレス設定と、ハードウェアの各
種テスト条件によるアドレス設定とを行い、制御記憶回
路１０にアドレスを供給する。レジスタ１１け制御記憶
回路１０よジ読出されたマイクロプログラムの１ステツ
プの内容を１マシンサイクルの間にわたって保持し、そ
れによって通常は演算回路かどの各種論理回路を制御す
る。
本実施例ではクロックに同期し、次アドレス回路１３に
より供給されたアドレスによりマイクロプログラムを読
出して、読出されたマイクロプロダラムに含まれた命令
を実行する。しかし、これは同業者においては周知の技
術であるため省略する。
より供給されたアドレスによりマイクロプログラムを読
出して、読出されたマイクロプロダラムに含まれた命令
を実行する。しかし、これは同業者においては周知の技
術であるため省略する。
本実施例ではキイコードを４ビツトにより構成し、ソフ
トウェア命令を４グループに分割し、それぞれのグルー
プにキイコードを割当てている。
トウェア命令を４グループに分割し、それぞれのグルー
プにキイコードを割当てている。
第２図に示すように、ソフトウェア命令をｌＮ５Ｔ１〜
ｌＮ５Ｔ４の４グループに分け、それぞれ０００１．０
０１０．・・−−−１０００のキイコードを設定してい
る。このキイコードはソフトウェア命令がフェッチされ
た際に命令フェッチ回路１４により作成され、検査回路
１５へ設定される。
ｌＮ５Ｔ４の４グループに分け、それぞれ０００１．０
０１０．・・−−−１０００のキイコードを設定してい
る。このキイコードはソフトウェア命令がフェッチされ
た際に命令フェッチ回路１４により作成され、検査回路
１５へ設定される。
ここで、ソフトウェア命令は第２図に示すように、マイ
クロプログラムルーチン１０〜２０により実行される。
クロプログラムルーチン１０〜２０により実行される。
第２図の各ルーチンのなかに記入されている数字は、各
ルーチンのマイクロプログラムのステップによシ発生す
るキイコードであ〕、マイクロプログラムのステップの
一部によシ指定されている。このキイコードはレジスタ
１１のキイコード部１２により保持され、検査回路１５
へ加えられている。
ルーチンのマイクロプログラムのステップによシ発生す
るキイコードであ〕、マイクロプログラムのステップの
一部によシ指定されている。このキイコードはレジスタ
１１のキイコード部１２により保持され、検査回路１５
へ加えられている。
検査回路１５ではレジスタ１１のキイコード部１２から
のキイコードと命令フェッチ回路１４からのキイコード
との論理積を取り、その結果があらかじめレジスタ１１
に設定されたキイコードと一致するか否かによりキイコ
ードの適合性を検査する。
のキイコードと命令フェッチ回路１４からのキイコード
との論理積を取り、その結果があらかじめレジスタ１１
に設定されたキイコードと一致するか否かによりキイコ
ードの適合性を検査する。
命令グループｌＮ５Ｔ１が走行した場合には、第２図に
よればｌＮ５Ｔ１においてルーチン１６．．１７゜１８
．２０．２１は走行する可能性はあるが、他のルーチン
は走行しない。ｌＮ５ＴＩの場合には、０００１ のキ
イコードは検査回路１５に設定しである。ここで、ルー
チン１６，２０．２１を走行したとすると、マイクロプ
ログラムよりそれぞれ０００１．００１１，０１１１か
どのキイコードが発生する。そのキイコードと、あらか
じめ設定しておいたキイコード０００１との間で論理積
を求めると０００１ と々つで、あらかじめレジスタ１
１に設定されたキイコードと一致する。また、故障によ
ってルーチン２３を走行したと仮定すると、キイコード
は０１００ となり、あらかじめレジスタ１１に設定さ
れたｌＮ５ＴＩ のキイコード０００１との間で論理
和をとると、ｏｏｏｏ となって不一致となる。
よればｌＮ５Ｔ１においてルーチン１６．．１７゜１８
．２０．２１は走行する可能性はあるが、他のルーチン
は走行しない。ｌＮ５ＴＩの場合には、０００１ のキ
イコードは検査回路１５に設定しである。ここで、ルー
チン１６，２０．２１を走行したとすると、マイクロプ
ログラムよりそれぞれ０００１．００１１，０１１１か
どのキイコードが発生する。そのキイコードと、あらか
じめ設定しておいたキイコード０００１との間で論理積
を求めると０００１ と々つで、あらかじめレジスタ１
１に設定されたキイコードと一致する。また、故障によ
ってルーチン２３を走行したと仮定すると、キイコード
は０１００ となり、あらかじめレジスタ１１に設定さ
れたｌＮ５ＴＩ のキイコード０００１との間で論理
和をとると、ｏｏｏｏ となって不一致となる。
検査回路１５が不正アドレスを検出した場合には、検査
回路１５けこれを次アドレス生成回路１３に対して通知
する。次アドレス生成回路１３では、上記通知により次
アドレスを特定のアドレスへ強制的に分岐させることに
より、マイクロプログラム圧対して上記情報を通知する
。
回路１５けこれを次アドレス生成回路１３に対して通知
する。次アドレス生成回路１３では、上記通知により次
アドレスを特定のアドレスへ強制的に分岐させることに
より、マイクロプログラム圧対して上記情報を通知する
。
以上説明したように、本発明においてマイクロプログラ
ムが走行しないアドレスへ分岐してしまった場合には、
キイコードによりこれを検出し、直ちにマイクロプログ
ラムへ通知すると七ができるわけである。
ムが走行しないアドレスへ分岐してしまった場合には、
キイコードによりこれを検出し、直ちにマイクロプログ
ラムへ通知すると七ができるわけである。
（発明の効果）
本発明には以上説明したように、マイクロプログラムの
全アドレスに対してキイコードを設定すると共に、ある
種のソフトウェア命令に対してもキイコードを設定し、
そのソフトウェア命令実行中に走行する可能性のあるア
ドレスと、走行しないアドレスとに対してキイコードに
よる区分を行い、ソフトウェア命令の実行中のマイクロ
プログラムステップごとに上記キイコードを検査するこ
とにより、ハードウェアの故障によって本来走行しかい
アドレスを走行した場合には、これを検出することがで
きるので、信頼性の高いマイクロプログラムの監視を行
うことができ、不正アドレスを即刻発見することができ
るという効果がある。
全アドレスに対してキイコードを設定すると共に、ある
種のソフトウェア命令に対してもキイコードを設定し、
そのソフトウェア命令実行中に走行する可能性のあるア
ドレスと、走行しないアドレスとに対してキイコードに
よる区分を行い、ソフトウェア命令の実行中のマイクロ
プログラムステップごとに上記キイコードを検査するこ
とにより、ハードウェアの故障によって本来走行しかい
アドレスを走行した場合には、これを検出することがで
きるので、信頼性の高いマイクロプログラムの監視を行
うことができ、不正アドレスを即刻発見することができ
るという効果がある。
第１図は、本発明によるマイクロプログラム監視装置の
一実施例を示すブロック図である。 第２図は、第１図におけるマイクロプログラムの実行フ
ローを示す流れ図の一例である。 １０・・・制御記憶回路 １１・・ｅレジスタ １２・・・キイコード部 １３・・・次アドレス生成回路 １４・・ｅ命令フェッチ回路 １５・・・検査回路 １６〜２６・−・ルーチン 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽 ＋ＩＩ規ｄ
一実施例を示すブロック図である。 第２図は、第１図におけるマイクロプログラムの実行フ
ローを示す流れ図の一例である。 １０・・・制御記憶回路 １１・・ｅレジスタ １２・・・キイコード部 １３・・・次アドレス生成回路 １４・・ｅ命令フェッチ回路 １５・・・検査回路 １６〜２６・−・ルーチン 特許出願人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽 ＋ＩＩ規ｄ
Claims (1)
- 【特許請求の範囲】 マイクロプログラムによ）制御されていてソフトウェア
命令を実行するデータ処理装置に使用されているマイク
ロプログラム監視装置において、マイクロプログラムを
格納するための制御記憶回路と、前記マイクロプログラ
ムのアドレスの次アドレスを決定するための次アドレス
生成回路と。 前記制御記憶回路より読出されたマイクロプログラムの
内容によりキイコードを発生するためのキイコード部を
備えていて、ソフトウェア命令単位に作成したキイコー
ドを設定するためのレジスタトウ前記マイクロプログラ
ムのキイコード、彦らびに前記設定されたキイコードを
検査し、検査結果を前記マイクロプログラムに通知する
ための検査回路とを具備し、前記ソフトウェア命令単位
にキイコードを作成し、前記ソフトウェア命令を実行す
る際に前記検査回路へキイコードを設定し、前記ソフト
ウェア命令を実行するマイクロプログラムルーチンのス
テップにおいては前記検査回路へ設定された前記キイコ
ードに適合する他のキイコードを発生し、前記マイクロ
プログラムルーチンのステップごとに前記両キイコード
の一致を検査し、前記一致が得られなければ前記マイク
ロプログラムに対してこの結果を通知することができる
ように構成したことを特徴とするマイクロプログラム監
視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58081164A JPS59206944A (ja) | 1983-05-10 | 1983-05-10 | マイクロプログラム監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58081164A JPS59206944A (ja) | 1983-05-10 | 1983-05-10 | マイクロプログラム監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59206944A true JPS59206944A (ja) | 1984-11-22 |
Family
ID=13738813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58081164A Pending JPS59206944A (ja) | 1983-05-10 | 1983-05-10 | マイクロプログラム監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59206944A (ja) |
-
1983
- 1983-05-10 JP JP58081164A patent/JPS59206944A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6728668B1 (en) | Method and apparatus for simulated error injection for processor deconfiguration design verification | |
| CA1218748A (en) | Method and apparatus for self-testing of floating point accelerator processors | |
| US6457145B1 (en) | Fault detection in digital system | |
| KR20200088760A (ko) | 체크섬 생성 | |
| JPH02294739A (ja) | 障害検出方式 | |
| US5404499A (en) | Semi-automatic program execution error detection | |
| JPS59206944A (ja) | マイクロプログラム監視装置 | |
| US20160371501A1 (en) | Tracing processing activity | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH0769846B2 (ja) | エラー処理回路の検証装置 | |
| JPS61846A (ja) | メモリ内容の正常性試験方法 | |
| JPH05241903A (ja) | プログラム障害の検出方式 | |
| JPH02271432A (ja) | マイクロコード試験方法及びその装置 | |
| JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 | |
| JPH02178862A (ja) | 情報処理装置 | |
| JPS6162945A (ja) | 情報処理装置の検査方式 | |
| JPH01184551A (ja) | プログラムのデバッギング方式 | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| JPS6167146A (ja) | 擬似障害発生方式 | |
| JPS6160146A (ja) | マイクロプログラムチエツク方式 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPS6282439A (ja) | 擬似障害発生方式 | |
| JPH05204681A (ja) | ソフトウェアの異常検出装置 | |
| JPH07248935A (ja) | 情報処理装置の試験方法，及び試験装置 | |
| JPH02128237A (ja) | 情報処理装置 |