JPS6162945A - 情報処理装置の検査方式 - Google Patents
情報処理装置の検査方式Info
- Publication number
- JPS6162945A JPS6162945A JP59184814A JP18481484A JPS6162945A JP S6162945 A JPS6162945 A JP S6162945A JP 59184814 A JP59184814 A JP 59184814A JP 18481484 A JP18481484 A JP 18481484A JP S6162945 A JPS6162945 A JP S6162945A
- Authority
- JP
- Japan
- Prior art keywords
- task
- patrol
- execution
- operating system
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の検査方式（＝関し、特にオペレ
ーティングシステム制御のもとで検査するヘルスチェッ
ク方式に関する。
ーティングシステム制御のもとで検査するヘルスチェッ
ク方式に関する。
従来、情報処理装置の故障は、該装置内のチェック回路
による検出と、チェック回路によってチェック不可能な
故障が発生した時結果として発生するオペレーティング
システム等のソフトウェアの論理矛盾という形の検出（
二委ねられていた。このため、後者のソフトウェアの論
理矛盾という形の検出に期待している故障は、ソフトウ
ェアがハードウェアの故障を検出する目的で作成されて
いないために、ソフトウェアでも検出されない場合があ
った。この場合はデータ化けとなり、故障発生後長時間
経過して故障が検出されていたので、データ復旧が困難
になるという致命的な問題があった。
による検出と、チェック回路によってチェック不可能な
故障が発生した時結果として発生するオペレーティング
システム等のソフトウェアの論理矛盾という形の検出（
二委ねられていた。このため、後者のソフトウェアの論
理矛盾という形の検出に期待している故障は、ソフトウ
ェアがハードウェアの故障を検出する目的で作成されて
いないために、ソフトウェアでも検出されない場合があ
った。この場合はデータ化けとなり、故障発生後長時間
経過して故障が検出されていたので、データ復旧が困難
になるという致命的な問題があった。
本発明の目的は、ソフトウェアでも検出されないような
故障があった場合にデータ化けとなる現象を防止する、
情報処理装置の検査方１式を提供することにある。
゛ 〔発明の構成〕 本発明の情報処理装置の検査方式は、主記憶装置（：接
続された処理装置を試験するためのパトロール実行タス
クと、該パトロール実行タスクを制御するパトロール制
御タスクと、該パトロール制御タスクを制御するオペレ
ーティングシステムとを前記主記憶装置（＝格納し、オ
ペレーティングシステムは一定時間毎に前記パトロール
制御タスクを実行し、前記パトロール制御タスクは前記
パトロール実行タスクを制御して前記処理装置に対して
一台ずつ順次、試験を実行させ、前記パトロール実行タ
スクが前記処理装置のエラーを検出した時にオペレーテ
ィングシステムへ実行停止要求を行ない、これによりオ
ペレーティングシステムは直ちにオペレーティングシス
テム自身の実行を停止することを特徴とする。
故障があった場合にデータ化けとなる現象を防止する、
情報処理装置の検査方１式を提供することにある。
゛ 〔発明の構成〕 本発明の情報処理装置の検査方式は、主記憶装置（：接
続された処理装置を試験するためのパトロール実行タス
クと、該パトロール実行タスクを制御するパトロール制
御タスクと、該パトロール制御タスクを制御するオペレ
ーティングシステムとを前記主記憶装置（＝格納し、オ
ペレーティングシステムは一定時間毎に前記パトロール
制御タスクを実行し、前記パトロール制御タスクは前記
パトロール実行タスクを制御して前記処理装置に対して
一台ずつ順次、試験を実行させ、前記パトロール実行タ
スクが前記処理装置のエラーを検出した時にオペレーテ
ィングシステムへ実行停止要求を行ない、これによりオ
ペレーティングシステムは直ちにオペレーティングシス
テム自身の実行を停止することを特徴とする。
本発明の実施例を図面を参照しながら説明する。
第１図は本発明の情報処理装置の検査方式を適用した情
報処理装置のブロック図である。主記憶装置１０上ζニ
オペレーテイングνステム（以下、Ｏ６という）１３と
、主記憶装置１ｏに接続された処理装置（以下、ＣＰＵ
という）１４．１５を試験するためのパトロール実行タ
スク１１、そしてパトロール実行タスク１１を制御する
パトロール制御タスク１２が格納されている。
報処理装置のブロック図である。主記憶装置１０上ζニ
オペレーテイングνステム（以下、Ｏ６という）１３と
、主記憶装置１ｏに接続された処理装置（以下、ＣＰＵ
という）１４．１５を試験するためのパトロール実行タ
スク１１、そしてパトロール実行タスク１１を制御する
パトロール制御タスク１２が格納されている。
次に、本実施例の情報処理装置におけるパトロール実行
の動作を、第２図〜第４図のフローチャートを参照しな
がら説明する。
の動作を、第２図〜第４図のフローチャートを参照しな
がら説明する。
第２図はパトロール制御タスク１２を実行する。ｓ１３
の動作の概略の流れ図、第３図はパトロール制御タスク
１２の動作の概略の流れ図、第４図はパトロール実行タ
スク１１内の１０進加算命令の概略の流れ図である。
の動作の概略の流れ図、第３図はパトロール制御タスク
１２の動作の概略の流れ図、第４図はパトロール実行タ
スク１１内の１０進加算命令の概略の流れ図である。
システムの立上げが完了すると第２図の処理２１へ制御
が移り、パトロール制御タスク１２が起動される。
が移り、パトロール制御タスク１２が起動される。
パトロール制御タスク１２の実行は第６図に従って遂行
される。ＣＰＵＩ ４を試験するため、処理６１により
パトロール実行タスク１１がＣＰＵ１４だけで実行され
るようにＣＰＵ１４に通知する。次に、処理６２により
パトロール実行タスク終了フラグを０にし、パトロール
実行タスク１１を起動する。
される。ＣＰＵＩ ４を試験するため、処理６１により
パトロール実行タスク１１がＣＰＵ１４だけで実行され
るようにＣＰＵ１４に通知する。次に、処理６２により
パトロール実行タスク終了フラグを０にし、パトロール
実行タスク１１を起動する。
パトロール実行タスクの一部を第４図に示す。
処理４１に制御が移ると、試験対象のＣＰＵ番号、試験
対象命令をメツセージ出カニリアへ移送する。
対象命令をメツセージ出カニリアへ移送する。
処理４２では、試験対象である１ｏ進加算命令を実行す
る。処理４３では前記１ｏ進加算命令の実行結果と期待
値を比較する。判断４４により結果が一致していれば、
処理４８へ移り次の試験を実行する。もし、最後の試験
でも結果が一致していれば前記パトロール実行タスク終
了フラグを１゛にしてパトロール実行タスク１１の処理
を終了する。
る。処理４３では前記１ｏ進加算命令の実行結果と期待
値を比較する。判断４４により結果が一致していれば、
処理４８へ移り次の試験を実行する。もし、最後の試験
でも結果が一致していれば前記パトロール実行タスク終
了フラグを１゛にしてパトロール実行タスク１１の処理
を終了する。
この後、パトロール制御タスク１２の制御は第６図の判
断６６から処理６４へ移る。処理３４〜処理６６では処
理６１〜処理３６と同様にしてＣＰＵｊ ５を試験する
。
断６６から処理６４へ移る。処理３４〜処理６６では処
理６１〜処理３６と同様にしてＣＰＵｊ ５を試験する
。
パトロール制御タスク１２の実行を終了すると処理は第
２図の処理２２へ移り１時間のタイマをセットする。１
時間経過後、判断２３から処理２１へと戻り、再度試験
が実行されること（＝なる。
２図の処理２２へ移り１時間のタイマをセットする。１
時間経過後、判断２３から処理２１へと戻り、再度試験
が実行されること（＝なる。
第４図の判断４４において結果が一致しなかった場合に
はプログラムの制御は処理４５へと移行し、処理４２で
の実行結果と処理４３で用いた期待値をメツセージ出カ
ニリアへ移送する。この後、処理４６にて、エラーメツ
セージを編集し、不図示のメツセージ出力装置へ出力す
る。処理４７ヘプログラムの制御が移ると、ｏｓ１３へ
停止要求を出力し、ｏｓ１３は直ちに不図示のシステム
停止処理を行なう。これによって、データ化けが発生す
るのが防止される。
はプログラムの制御は処理４５へと移行し、処理４２で
の実行結果と処理４３で用いた期待値をメツセージ出カ
ニリアへ移送する。この後、処理４６にて、エラーメツ
セージを編集し、不図示のメツセージ出力装置へ出力す
る。処理４７ヘプログラムの制御が移ると、ｏｓ１３へ
停止要求を出力し、ｏｓ１３は直ちに不図示のシステム
停止処理を行なう。これによって、データ化けが発生す
るのが防止される。
本実施例では、試験対象の処理装置は２台であったが、
１台以上ならば何台の処理装置を有する情報処理装置へ
も本発明は適用可能であることは容易に類推できる。
１台以上ならば何台の処理装置を有する情報処理装置へ
も本発明は適用可能であることは容易に類推できる。
以上説明したように、本発明Ｃ：は、全処理装置の正常
性を試験するプログラムを一定時間毎に実行することに
より、何れの処理装置の誤動作に対してもデータ化けに
なることを防止できるという効果がある。
性を試験するプログラムを一定時間毎に実行することに
より、何れの処理装置の誤動作に対してもデータ化けに
なることを防止できるという効果がある。
第１図は本発明の情報処理装置の検量方式を適用した情
報処理装置のシステム構成図、第２図は第１図のオペレ
ーティングシステム１６の動作の流れ図、第３図は第１
図のパトロール制御タスク１２の動作の概略の流れ図、
第４図は第１図のパトロール実行タスク１１内の１０進
加算命令試験の概略の流れ図である。 １０・・・主記憶装置、 １１・・・パトロール実行タスク、 １２・・・パトロール制御タスク、 １６・・・オペレーティングシステム、１４．１５・・
・処理装置。 第１図 第２図
報処理装置のシステム構成図、第２図は第１図のオペレ
ーティングシステム１６の動作の流れ図、第３図は第１
図のパトロール制御タスク１２の動作の概略の流れ図、
第４図は第１図のパトロール実行タスク１１内の１０進
加算命令試験の概略の流れ図である。 １０・・・主記憶装置、 １１・・・パトロール実行タスク、 １２・・・パトロール制御タスク、 １６・・・オペレーティングシステム、１４．１５・・
・処理装置。 第１図 第２図
Claims (1)
- 主記憶装置に接続された処理装置を試験するためのパト
ロール実行タスクと、該パトロール実行タスクを制御す
るパトロール制御タスクと、該パトロール制御タスクを
制御するオペレーティングシステムとを前記主記憶装置
に格納し、オペレーティングシステムは一定時間毎に前
記パトロール制御タスクを実行し、前記パトロール制御
タスクは前記パトロール実行タスクを制御して前記処理
装置に対して一台ずつ順次、試験を実行させ、前記パト
ロール実行タスクが前記処理装置のエラーを検出した時
にオペレーティングシステムへ実行停止要求を行ない、
これによりオペレーティングシステムは直ちにオペレー
ティングシステム自身の実行を停止することを特徴とす
る情報処理装置の検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184814A JPS6162945A (ja) | 1984-09-04 | 1984-09-04 | 情報処理装置の検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184814A JPS6162945A (ja) | 1984-09-04 | 1984-09-04 | 情報処理装置の検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6162945A true JPS6162945A (ja) | 1986-03-31 |
Family
ID=16159750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59184814A Pending JPS6162945A (ja) | 1984-09-04 | 1984-09-04 | 情報処理装置の検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02294739A (ja) * | 1989-05-09 | 1990-12-05 | Hitachi Ltd | 障害検出方式 |
-
1984
- 1984-09-04 JP JP59184814A patent/JPS6162945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02294739A (ja) * | 1989-05-09 | 1990-12-05 | Hitachi Ltd | 障害検出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02294739A (ja) | 障害検出方式 | |
| JPS6162945A (ja) | 情報処理装置の検査方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS6162943A (ja) | 情報処理装置の検査方式 | |
| JP2002182951A (ja) | 情報処理装置のメンテナンス方法および情報処理装置 | |
| JPS6139136A (ja) | 情報処理装置の検査方式 | |
| KR102471314B1 (ko) | 항공기 소프트웨어에서 순서위배의 자율적 수리를 위한 건전성 관리 시스템 및 방법 | |
| JPS6162941A (ja) | 情報処理装置の検査方式 | |
| JPS61168054A (ja) | 情報処理装置の検査方式 | |
| JPS6162942A (ja) | 情報処理装置の検査方式 | |
| JPS6162944A (ja) | 情報処理装置の検査方式 | |
| JPS61145650A (ja) | 情報処理装置の試験方式 | |
| JPS61101845A (ja) | 情報処理装置の試験方式 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPS61240334A (ja) | 情報処理装置の検査方式 | |
| JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
| JPS6272038A (ja) | プログラム暴走検出装置の試験方法 | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JPH0149975B2 (ja) | ||
| JPS59206944A (ja) | マイクロプログラム監視装置 | |
| JPS5916302B2 (ja) | チエツク装置 | |
| JPS6015749A (ja) | インラインｔｍｐ方式 | |
| JPS6250858B2 (ja) | ||
| JPS61131128A (ja) | 自己診断方式 |