JPS61240334A - 情報処理装置の検査方式 - Google Patents
情報処理装置の検査方式Info
- Publication number
- JPS61240334A JPS61240334A JP60081420A JP8142085A JPS61240334A JP S61240334 A JPS61240334 A JP S61240334A JP 60081420 A JP60081420 A JP 60081420A JP 8142085 A JP8142085 A JP 8142085A JP S61240334 A JPS61240334 A JP S61240334A
- Authority
- JP
- Japan
- Prior art keywords
- test
- operating system
- cpu
- execution task
- test execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置の検査方式に関するものテ、特に
オペレーティングシステムの制御のもとで検査するヘル
スチェック方式に関する。
オペレーティングシステムの制御のもとで検査するヘル
スチェック方式に関する。
〔従来の技術及び発明が解決しようとする問題点〕従来
、この種の情報処理装置の故障は、該処理装置内のチェ
ック回路による検出の他、チェック回路によってチェッ
ク不可能な故障が発生するとオペレーティングシステム
などのソフトウェアの論理矛盾という形での検出に委ね
られてい念。ところが、ソフトウェアの論理矛盾という
形の検出に依存している故障は、ソフトウェアがハード
ウェアの故障を検出する目的で作成されていないために
、ソフトウェアでも検出されない場合があった。この場
合はデータ化けとなシ、故障の検出が故障発生後長時間
経過してから行われるので、データ復旧が困難になると
いう致命的な問題があった０ 本発明の目的はオペレーティングシステムの制御のもと
で、一定時間間隔毎に処理装置を検査するプログラムを
実行し、エラーが検出されたならば直ちに次の立上げに
必要な情報を退避する緊急停止処理を実行し、そののち
システムを停止させることによシ、上記欠点を解決し、
データ化けどなる現象の発生を抑止すると同時に、停止
時の状態を引き継いでオペレーティングシステムを運転
可能にすることにある。
、この種の情報処理装置の故障は、該処理装置内のチェ
ック回路による検出の他、チェック回路によってチェッ
ク不可能な故障が発生するとオペレーティングシステム
などのソフトウェアの論理矛盾という形での検出に委ね
られてい念。ところが、ソフトウェアの論理矛盾という
形の検出に依存している故障は、ソフトウェアがハード
ウェアの故障を検出する目的で作成されていないために
、ソフトウェアでも検出されない場合があった。この場
合はデータ化けとなシ、故障の検出が故障発生後長時間
経過してから行われるので、データ復旧が困難になると
いう致命的な問題があった０ 本発明の目的はオペレーティングシステムの制御のもと
で、一定時間間隔毎に処理装置を検査するプログラムを
実行し、エラーが検出されたならば直ちに次の立上げに
必要な情報を退避する緊急停止処理を実行し、そののち
システムを停止させることによシ、上記欠点を解決し、
データ化けどなる現象の発生を抑止すると同時に、停止
時の状態を引き継いでオペレーティングシステムを運転
可能にすることにある。
本発明は、主記憶装置に接続された１台以上の処理装置
を含む情報処理システムにおいて、処理装置を試験する
ための処理装置の台数分の試験実行タスクと該試験実行
タスクを制御するオペレーティングシステムとを前記主
記憶装置に格納し。
を含む情報処理システムにおいて、処理装置を試験する
ための処理装置の台数分の試験実行タスクと該試験実行
タスクを制御するオペレーティングシステムとを前記主
記憶装置に格納し。
該オペレーティングシステムは最初の処理装置を試験す
る契機を一定時間毎に発生して前記試験実行タスクを単
一に実行し、エラー無しの場合には次の処理装置を試験
する次めに次の試験実行タスクを起動するという制御を
前記処理装置の台数分反復し、試験実行タスクがエラー
を検出したときハ直ちに前記オペレーティングシステム
へ実行停止要求を通知し１通知されたオペレーティング
システムは直ちに次の立上げに必要な情報を退避する緊
急停止処理全実行した後、オペレーティングシステム自
身の実行を停止することを特徴とする。
る契機を一定時間毎に発生して前記試験実行タスクを単
一に実行し、エラー無しの場合には次の処理装置を試験
する次めに次の試験実行タスクを起動するという制御を
前記処理装置の台数分反復し、試験実行タスクがエラー
を検出したときハ直ちに前記オペレーティングシステム
へ実行停止要求を通知し１通知されたオペレーティング
システムは直ちに次の立上げに必要な情報を退避する緊
急停止処理全実行した後、オペレーティングシステム自
身の実行を停止することを特徴とする。
次に本発明について図面を参照して詳細に説明する。本
発明の一実施例の構成を示す第１図において、主記憶装
置（以下、ＭＭＵと称す）には、ここでは２台の処理装
置（以下、 ＣＰＵと称す）１４゜１５が接続されてい
る。また、 ＭＭＵ １０上にはオペレーティングシス
テム（以下、Ｏ８と称す）１３、処理装置（以下、 Ｃ
ＰＵと称す）１４を試験する試験実行タスク１１ 、
ＣＰＵ １５ ’ｉ試験する試験実行タスク１２が格納
されている。
発明の一実施例の構成を示す第１図において、主記憶装
置（以下、ＭＭＵと称す）には、ここでは２台の処理装
置（以下、 ＣＰＵと称す）１４゜１５が接続されてい
る。また、 ＭＭＵ １０上にはオペレーティングシス
テム（以下、Ｏ８と称す）１３、処理装置（以下、 Ｃ
ＰＵと称す）１４を試験する試験実行タスク１１ 、
ＣＰＵ １５ ’ｉ試験する試験実行タスク１２が格納
されている。
第２図は試験実行タスク１１を制御する０８１３の概略
の流れ図、第３図は試験実行タスク内の１０進加算命令
の概略の流れ図、第４図は緊急停止を制御する０８１３
の概略の流れ図である。
の流れ図、第３図は試験実行タスク内の１０進加算命令
の概略の流れ図、第４図は緊急停止を制御する０８１３
の概略の流れ図である。
次に本発明の動作について説明する。第２図において、
０８１３が処理２１によシ試験実行タスク終了フラグ（
図示していない）をオフにし、試験実行タスク１１を起
動する。
０８１３が処理２１によシ試験実行タスク終了フラグ（
図示していない）をオフにし、試験実行タスク１１を起
動する。
試験実行タスク１１の一部を第３図に示す。処理３１に
制御が移ると、試験対象ＣＰＵ番号、試験対象金令をメ
ツセージ出カニリアへ移送する。処理３２では、試験対
象である１０進加算命令を実行する。処理３３では前記
１０進加算命令の実行結果と期待値を比較する。判断３
４によシ結果が一致していれば、処理３８へ移り次の試
験を実行する。
制御が移ると、試験対象ＣＰＵ番号、試験対象金令をメ
ツセージ出カニリアへ移送する。処理３２では、試験対
象である１０進加算命令を実行する。処理３３では前記
１０進加算命令の実行結果と期待値を比較する。判断３
４によシ結果が一致していれば、処理３８へ移り次の試
験を実行する。
もし、最後の試験でも結果が一致していれば。
試験実行タスク終了フラグ（図示していない）ｆ。
オンにして試験実行タスク１１の処理を終了する。
この後、０８１３の制御は、第２図の判断２２から処理
２３へ移る。処理２３．２４は処理２１゜２２と同様に
してＣＰＵ １５を試験する。
２３へ移る。処理２３．２４は処理２１゜２２と同様に
してＣＰＵ １５を試験する。
試験実行タスク１２の実行を終了すると、０８１３は処
理２５により、１時間のタイマをセットする。１時間経
過後判断２６から処理２１へと移行し、再度試験が実行
されることになる。
理２５により、１時間のタイマをセットする。１時間経
過後判断２６から処理２１へと移行し、再度試験が実行
されることになる。
第３図の判断３４において一致しなかつ次場合。
プログラムの制御は処理３５へと移行し、処理３２での
実行結果と、処理３３で用いた期待値をメツセージ出カ
ニリアへ移送する。この後、処理３６にて、エラーメツ
セージを編集し、メツセージ出力装置（図示していない
）へ出力する。
実行結果と、処理３３で用いた期待値をメツセージ出カ
ニリアへ移送する。この後、処理３６にて、エラーメツ
セージを編集し、メツセージ出力装置（図示していない
）へ出力する。
処理３７ヘグログラムの制御が移ると、０８１３へ停止
要求を出す。
要求を出す。
次に第４図の処理４１に制御が移ると、第１図に示す０
８１３は直ちに緊急停止処理として緊急停止後のシステ
ム回文ち上げに必要な情報を収集してディスク（図示し
ていない）に記憶し、その後、処理４２でシステムの停
止を行い、データ化は発生後も処理が進むのを抑止する
。
８１３は直ちに緊急停止処理として緊急停止後のシステ
ム回文ち上げに必要な情報を収集してディスク（図示し
ていない）に記憶し、その後、処理４２でシステムの停
止を行い、データ化は発生後も処理が進むのを抑止する
。
以上の説明では、試験対象の処理装置は２台であったが
、１台以上ならば何台の処理装置へも適用可能な事は明
らかである。
、１台以上ならば何台の処理装置へも適用可能な事は明
らかである。
以上説明したように２本発明では処理装置の正常性を検
査するグロダラムを一定時間毎に実行することによシ、
任意の処理装置の誤動作に対してもデータ化けになるこ
とを防止すると同時に、障害発生時の情報を引き継いで
第４レーテイングシステムを運転できるという効果があ
る。
査するグロダラムを一定時間毎に実行することによシ、
任意の処理装置の誤動作に対してもデータ化けになるこ
とを防止すると同時に、障害発生時の情報を引き継いで
第４レーテイングシステムを運転できるという効果があ
る。
第１図は本発明の一実施例のシステム構成図。
第２図は本発明の試験実行タスクを制御するＯ８の概略
の流れ図、第３図は試験実行タスク内の１０進加算命令
試験の概略の流れ図、第４図は本発明の緊急停止を制御
するＯＳの概略の流れ図である。 １０・・・主記憶装置、１１．１２・・・試験実行タス
ク、１３・・・オにレーティングシステム、１４゜１５
・・・処理装置。 第１図 第２図 第４図
の流れ図、第３図は試験実行タスク内の１０進加算命令
試験の概略の流れ図、第４図は本発明の緊急停止を制御
するＯＳの概略の流れ図である。 １０・・・主記憶装置、１１．１２・・・試験実行タス
ク、１３・・・オにレーティングシステム、１４゜１５
・・・処理装置。 第１図 第２図 第４図
Claims (1)
- １、主記憶装置に接続された１台以上の処理装置を含む
情報処理システムにおいて、前記処理装置を試験するた
めの前記処理装置の台数分の試験実行タスクと該試験実
行タスクを制御するオペレーティングシステムとを前記
主記憶装置に格納し、前記オペレーティングシステムは
最初の処理装置を試験する契機を一定時間毎に発生して
前記試験実行タスクを単一に実行し、エラー無しの場合
には次の処理装置を試験するために次の試験実行タスク
を起動するという制御を前記処理装置の台数分反復し、
前記試験実行タスクがエラーを検出したときは直ちに前
記オペレーティングシステムへ実行停止要求を通知し、
通知されたオペレーティングシステムは直ちに次の立上
げに必要な情報を退避する緊急停止処理を実行した後、
オペレーティングシステム自身の実行を停止することを
特徴とする情報処理装置の検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081420A JPS61240334A (ja) | 1985-04-18 | 1985-04-18 | 情報処理装置の検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60081420A JPS61240334A (ja) | 1985-04-18 | 1985-04-18 | 情報処理装置の検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61240334A true JPS61240334A (ja) | 1986-10-25 |
Family
ID=13745862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60081420A Pending JPS61240334A (ja) | 1985-04-18 | 1985-04-18 | 情報処理装置の検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61240334A (ja) |
-
1985
- 1985-04-18 JP JP60081420A patent/JPS61240334A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4102814B2 (ja) | 入出力制御装置，情報制御装置及び情報制御方法 | |
| JPS61240334A (ja) | 情報処理装置の検査方式 | |
| JPS6113626B2 (ja) | ||
| JPS58181160A (ja) | 緊急動作制御方式 | |
| CN113836035B (zh) | 电池管理系统测试方法、装置及电子设备 | |
| JPH03149629A (ja) | メモリ試験方式 | |
| JPS61101845A (ja) | 情報処理装置の試験方式 | |
| JPS6139136A (ja) | 情報処理装置の検査方式 | |
| JPS6162944A (ja) | 情報処理装置の検査方式 | |
| JPS6162941A (ja) | 情報処理装置の検査方式 | |
| JPS6162942A (ja) | 情報処理装置の検査方式 | |
| JPS6162945A (ja) | 情報処理装置の検査方式 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JPS6162943A (ja) | 情報処理装置の検査方式 | |
| JPS61145650A (ja) | 情報処理装置の試験方式 | |
| JPH0546426A (ja) | 自己診断回路 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS63255742A (ja) | デ−タ処理装置 | |
| JPS63156251A (ja) | チエツク回路の診断方法 | |
| JPS61168054A (ja) | 情報処理装置の検査方式 | |
| JPS6111855A (ja) | デ−タ処理装置の機能診断方式 | |
| JPH0374879B2 (ja) | ||
| JPS6015749A (ja) | インラインｔｍｐ方式 | |
| JPS6252639A (ja) | マイクロプロセツサシステムのセルフチエツク方式 |