JP3326546B2 - コンピュータシステムの故障検知方法 - Google Patents
コンピュータシステムの故障検知方法Info
- Publication number
- JP3326546B2 JP3326546B2 JP32105795A JP32105795A JP3326546B2 JP 3326546 B2 JP3326546 B2 JP 3326546B2 JP 32105795 A JP32105795 A JP 32105795A JP 32105795 A JP32105795 A JP 32105795A JP 3326546 B2 JP3326546 B2 JP 3326546B2
- Authority
- JP
- Japan
- Prior art keywords
- subsystems
- computer system
- boundary scan
- subsystem
- scan test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータシス
テムの故障を検知するコンピュータシステムの故障検知
方法に関する。
テムの故障を検知するコンピュータシステムの故障検知
方法に関する。
【０００２】
【従来の技術】コンピュータシステムを高信頼化するた
めの故障検知方法として、従来、ＣＰＵの数に応じた種
々の故障検知方法が開発されている。例えば、ＣＰＵを
１つ使用しているコンピュータシステムでは、図３に示
す如くシステム１００内に設けられているＣＰＵ１０１
によって、メモリなどが正常に動作するかどうかなどの
診断を行なわせ、この診断結果に基づき、ＣＰＵ１０１
以外の故障有無を判定する方法、ウォッチドックタイマ
を使用して前記ＣＰＵ１０１の出力変化やメモリなどの
応答時間などをチェックし、このチェック内容に基づ
き、ＣＰＵ１０１以外の故障有無を判定する方法、ある
いはＣＰＵ１０１によって誤り訂正符号を付加したデー
タをメモリに書き込んだ後、これを読み出し、誤り訂正
符号を用いて正しいデータが再生できるかどうかをチェ
ックし、このチェック結果に基づき、前記ＣＰＵ１０１
以外の故障有無を判定する方法などがある。また、ＣＰ
Ｕを２つ使用しているコンピュータシステムでは、図４
に示す如くシステム１０２を構成する第１サブシステム
１０３と、第２サブシステム１０４とに、同一の処理を
行なわせながら、一致検出回路１０５によって前記第１
サブシステム１０３の処理結果と、前記第２サブシステ
ム１０４の処理結果とが一致しているかどうかをチェッ
クし、これらの各処理結果が不一致となったとき、前記
第１サブシステム１０３または前記第２サブシステム１
０４のいずれか一方が故障したと判定する。また、ＣＰ
Ｕを３つ以上、使用しているコンピュータシステムで
は、図５に示す如くシステム１０６を構成する第１サブ
システム１０７と、第２サブシステム１０８と、第３サ
ブシステム１０３などの各サブシステムに、同一の処理
を行なわせながら、多数決回路１１０によって前記各サ
ブシステムの処理結果の多数決をとり、この多数決結果
と異なる処理結果を出したサブシステムがあれば、この
サブシステムが故障していると判定する。
めの故障検知方法として、従来、ＣＰＵの数に応じた種
々の故障検知方法が開発されている。例えば、ＣＰＵを
１つ使用しているコンピュータシステムでは、図３に示
す如くシステム１００内に設けられているＣＰＵ１０１
によって、メモリなどが正常に動作するかどうかなどの
診断を行なわせ、この診断結果に基づき、ＣＰＵ１０１
以外の故障有無を判定する方法、ウォッチドックタイマ
を使用して前記ＣＰＵ１０１の出力変化やメモリなどの
応答時間などをチェックし、このチェック内容に基づ
き、ＣＰＵ１０１以外の故障有無を判定する方法、ある
いはＣＰＵ１０１によって誤り訂正符号を付加したデー
タをメモリに書き込んだ後、これを読み出し、誤り訂正
符号を用いて正しいデータが再生できるかどうかをチェ
ックし、このチェック結果に基づき、前記ＣＰＵ１０１
以外の故障有無を判定する方法などがある。また、ＣＰ
Ｕを２つ使用しているコンピュータシステムでは、図４
に示す如くシステム１０２を構成する第１サブシステム
１０３と、第２サブシステム１０４とに、同一の処理を
行なわせながら、一致検出回路１０５によって前記第１
サブシステム１０３の処理結果と、前記第２サブシステ
ム１０４の処理結果とが一致しているかどうかをチェッ
クし、これらの各処理結果が不一致となったとき、前記
第１サブシステム１０３または前記第２サブシステム１
０４のいずれか一方が故障したと判定する。また、ＣＰ
Ｕを３つ以上、使用しているコンピュータシステムで
は、図５に示す如くシステム１０６を構成する第１サブ
システム１０７と、第２サブシステム１０８と、第３サ
ブシステム１０３などの各サブシステムに、同一の処理
を行なわせながら、多数決回路１１０によって前記各サ
ブシステムの処理結果の多数決をとり、この多数決結果
と異なる処理結果を出したサブシステムがあれば、この
サブシステムが故障していると判定する。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来のコンピュータシステムの故障検知方法において
は、次に述べるような問題があった。まず、図３に示す
如く、ＣＰＵ１０１を１つ使用したシステム１００で
は、ＣＰＵ１０１以外の部分について、故障の有無を検
知することができるものの、ＣＰＵ１０１自身の故障を
検出することができない。このため、ＣＰＵ１０１自身
が故障しても、その影響が重大な事故に結び付かない、
比較的小規模で、簡易なコンピュータシステムでしか、
この故障検知方法を採用することができないという問題
があった。また、図４、図５に示す如く、ＣＰＵ１０１
を２つあるいは３つ以上、使用したシステム１０２、１
０６では、一致検出回路１０５や多数決回路１１０など
の専用回路によって、各サブシステムの処理結果を常
時、チェックし、このチェック結果に基づき、各サブシ
ステムの故障有無を判定するようにしているので、各サ
ブシステム毎に、同一のハードウェアと、同一のソフト
ウェアとを設けなければならない。このため、コンピュ
ータシステムを構成するサブシステムの数を増やして
も、サブシステムが１つの場合と、同一の処理能力しか
持たせることができず、その分だけ、ハードウェアとソ
フトウェアとが冗長になってしまい、原子力関係や銀行
などのように、コストより信頼性を重視する特別な分野
でしか、この故障検知方法を採用することができないと
いう問題があった。本発明は上記の事情に鑑み、ＣＰＵ
の数の分だけ、処理能力を向上させることができるとと
もに、各ＣＰＵを稼動させながら、これら各サブシステ
ムのいずれかが故障したとき、これを検知することがで
きるコンピュータシステムの故障検知方法を提供するこ
とを目的としている。
た従来のコンピュータシステムの故障検知方法において
は、次に述べるような問題があった。まず、図３に示す
如く、ＣＰＵ１０１を１つ使用したシステム１００で
は、ＣＰＵ１０１以外の部分について、故障の有無を検
知することができるものの、ＣＰＵ１０１自身の故障を
検出することができない。このため、ＣＰＵ１０１自身
が故障しても、その影響が重大な事故に結び付かない、
比較的小規模で、簡易なコンピュータシステムでしか、
この故障検知方法を採用することができないという問題
があった。また、図４、図５に示す如く、ＣＰＵ１０１
を２つあるいは３つ以上、使用したシステム１０２、１
０６では、一致検出回路１０５や多数決回路１１０など
の専用回路によって、各サブシステムの処理結果を常
時、チェックし、このチェック結果に基づき、各サブシ
ステムの故障有無を判定するようにしているので、各サ
ブシステム毎に、同一のハードウェアと、同一のソフト
ウェアとを設けなければならない。このため、コンピュ
ータシステムを構成するサブシステムの数を増やして
も、サブシステムが１つの場合と、同一の処理能力しか
持たせることができず、その分だけ、ハードウェアとソ
フトウェアとが冗長になってしまい、原子力関係や銀行
などのように、コストより信頼性を重視する特別な分野
でしか、この故障検知方法を採用することができないと
いう問題があった。本発明は上記の事情に鑑み、ＣＰＵ
の数の分だけ、処理能力を向上させることができるとと
もに、各ＣＰＵを稼動させながら、これら各サブシステ
ムのいずれかが故障したとき、これを検知することがで
きるコンピュータシステムの故障検知方法を提供するこ
とを目的としている。
【０００４】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、複数のＣＰＵと、プリント基板製造時の
検査工程のテストデータに基づいてバウンダリスキャン
テストをサポートする専用回路と、バウンダリスキャン
テストに用いるバウンダリスキャンテスト信号線とを備
えた複数のサブシステムを使用するコンピュータシステ
ムの故障検知方法であって、前記コンピュータシステム
の製造時における検査工程のバウンダリスキャンテスト
に使用した前記専用回路と前記バウンダリスキャンテス
ト信号線とを用いて、前記複数のサブシステムの稼動時
に、周期的に各サブシステムの１つを選択し、当該サブ
システムで実行していた通常の処理を中断させ、そのサ
ブシステムによりバウンダリスキャンテストを実行して
他のサブシステムの動作状態をチェックする動作状態チ
ェックを周期的に相互に行い、全てのサブシステムの動
作状態をチェックしたチェック結果に基づいて各サブシ
ステムを構成するＣＰＵとその周辺回路の故障の有無を
判定することを特徴としている。上記の方法により、コ
ンピュータシステムの製造時における検査工程のバウン
ダリスキャンテストに使用した専用回路とバウンダリス
キャンテスト信号線とを使って、複数のサブシステムを
稼動させながら、周期的に各サブシステムの１つを選択
して、このサブシステムで実行していた通常の処理を中
断させるとともに、そのサブシステムによりバウンダリ
スキャンテストを実行させ、他のサブシステムの動作状
態をチェックし、その動作状態チェックを周期的に相互
に行って、全てのサブシステムの動作状態をチェックし
たチェック結果に基づいて各サブシステムを構成するＣ
ＰＵとその周辺回路の故障の有無を判定することによ
り、サブシステムの数の分だけ、処理能力を向上させる
とともに、各サブシステムを稼働させながら、これら各
サブシステムのいずれかが故障したとき、これを察知す
る。
めに本発明は、複数のＣＰＵと、プリント基板製造時の
検査工程のテストデータに基づいてバウンダリスキャン
テストをサポートする専用回路と、バウンダリスキャン
テストに用いるバウンダリスキャンテスト信号線とを備
えた複数のサブシステムを使用するコンピュータシステ
ムの故障検知方法であって、前記コンピュータシステム
の製造時における検査工程のバウンダリスキャンテスト
に使用した前記専用回路と前記バウンダリスキャンテス
ト信号線とを用いて、前記複数のサブシステムの稼動時
に、周期的に各サブシステムの１つを選択し、当該サブ
システムで実行していた通常の処理を中断させ、そのサ
ブシステムによりバウンダリスキャンテストを実行して
他のサブシステムの動作状態をチェックする動作状態チ
ェックを周期的に相互に行い、全てのサブシステムの動
作状態をチェックしたチェック結果に基づいて各サブシ
ステムを構成するＣＰＵとその周辺回路の故障の有無を
判定することを特徴としている。上記の方法により、コ
ンピュータシステムの製造時における検査工程のバウン
ダリスキャンテストに使用した専用回路とバウンダリス
キャンテスト信号線とを使って、複数のサブシステムを
稼動させながら、周期的に各サブシステムの１つを選択
して、このサブシステムで実行していた通常の処理を中
断させるとともに、そのサブシステムによりバウンダリ
スキャンテストを実行させ、他のサブシステムの動作状
態をチェックし、その動作状態チェックを周期的に相互
に行って、全てのサブシステムの動作状態をチェックし
たチェック結果に基づいて各サブシステムを構成するＣ
ＰＵとその周辺回路の故障の有無を判定することによ
り、サブシステムの数の分だけ、処理能力を向上させる
とともに、各サブシステムを稼働させながら、これら各
サブシステムのいずれかが故障したとき、これを察知す
る。
【０００５】
【発明の実施の形態】以下、本発明を図面に示した形態
例に基づいて詳細に説明する。図１は本発明によるコン
ピュータシステムの故障検知方法の一形態例を適用した
コンピュータシステムの一例を示すブロック図である。
この図に示すコンピュータシステム１は、各種の処理を
行なう第１〜第３サブシステム２〜４と、これら第１〜
第３サブシステム２〜４を電気的に接続する標準システ
ムバス（例えば、ＶＭＥバスやＰＣＩバスなど）５と、
プリント基板製造時の検査工程で実施されたバウンダリ
スキャンテスト時のテストデータを持ち、前記第１〜第
３サブシステム２〜４で実施されるバウンダリスキャン
テストをサポートする専用回路（図示は省略する）とを
備えており、第１〜第３サブシステム２〜４によって各
々、指定された処理を実行させながら、これら第１〜第
３サブシステム２〜４が稼動している最中に、予め設定
された周期で、相互にバウンダリスキャンテスト（ＩＥ
ＥＥ１１４９．１で規定されるテスト）を行なわせて、
第１〜第３サブシステム２〜４が正常に動作しているか
どうかをチェックさせる。
例に基づいて詳細に説明する。図１は本発明によるコン
ピュータシステムの故障検知方法の一形態例を適用した
コンピュータシステムの一例を示すブロック図である。
この図に示すコンピュータシステム１は、各種の処理を
行なう第１〜第３サブシステム２〜４と、これら第１〜
第３サブシステム２〜４を電気的に接続する標準システ
ムバス（例えば、ＶＭＥバスやＰＣＩバスなど）５と、
プリント基板製造時の検査工程で実施されたバウンダリ
スキャンテスト時のテストデータを持ち、前記第１〜第
３サブシステム２〜４で実施されるバウンダリスキャン
テストをサポートする専用回路（図示は省略する）とを
備えており、第１〜第３サブシステム２〜４によって各
々、指定された処理を実行させながら、これら第１〜第
３サブシステム２〜４が稼動している最中に、予め設定
された周期で、相互にバウンダリスキャンテスト（ＩＥ
ＥＥ１１４９．１で規定されるテスト）を行なわせて、
第１〜第３サブシステム２〜４が正常に動作しているか
どうかをチェックさせる。
【０００６】この場合、前記第１〜第３サブシステム２
〜４は、各々、設定されているソフトウェアに基づき、
各種の処理を行なうＣＰＵ６と、このＣＰＵ６の動作を
規定するＲＯＭ（図示は省略する）、前記ＣＰＵ６の作
業エリアなどとして使用されるＲＡＭ（図示は省略す
る）などを備えており、前記ＲＯＭなどに格納されてい
るアプリケーションソフトウェアなどに基づいた処理を
行ないながら、予め設定されている周期で、これら第１
〜第３サブシステム２〜４のうちの１つを選択させると
ともに、このサブシステムが行なっていた処理を中断さ
せた後、このサブシステムにより、前記専用回路を動作
させながら、前記標準システムバス５に設けられている
バウンダリスキャンテスト信号線を使用させ、他のサブ
システムのバウンダリスキャンテストを行なわせる。そ
して、このバウンダリスキャンテスト結果に基づき、こ
れら第１〜第３サブシステム２〜４を構成するデバイス
の破損、プリントパターン（デバイス内部のボンディン
グワイヤをも含む）のショート、オープン、ＣＰＵ６の
故障有無、異常動作などを判定させる。この際、各デバ
イスメーカーがオプションとして、自己診断機能などを
用意しているときには、バウンダリスキャンテストを行
なうとき、このバウンダリスキャンテストとともに、自
己診断機能を行なわせて、さらに効率良くきめ細かな故
障検知を行なわせる。
〜４は、各々、設定されているソフトウェアに基づき、
各種の処理を行なうＣＰＵ６と、このＣＰＵ６の動作を
規定するＲＯＭ（図示は省略する）、前記ＣＰＵ６の作
業エリアなどとして使用されるＲＡＭ（図示は省略す
る）などを備えており、前記ＲＯＭなどに格納されてい
るアプリケーションソフトウェアなどに基づいた処理を
行ないながら、予め設定されている周期で、これら第１
〜第３サブシステム２〜４のうちの１つを選択させると
ともに、このサブシステムが行なっていた処理を中断さ
せた後、このサブシステムにより、前記専用回路を動作
させながら、前記標準システムバス５に設けられている
バウンダリスキャンテスト信号線を使用させ、他のサブ
システムのバウンダリスキャンテストを行なわせる。そ
して、このバウンダリスキャンテスト結果に基づき、こ
れら第１〜第３サブシステム２〜４を構成するデバイス
の破損、プリントパターン（デバイス内部のボンディン
グワイヤをも含む）のショート、オープン、ＣＰＵ６の
故障有無、異常動作などを判定させる。この際、各デバ
イスメーカーがオプションとして、自己診断機能などを
用意しているときには、バウンダリスキャンテストを行
なうとき、このバウンダリスキャンテストとともに、自
己診断機能を行なわせて、さらに効率良くきめ細かな故
障検知を行なわせる。
【０００７】このように、この形態例では、第１〜第３
サブシステム２〜４によって各々、指定された処理を実
行させながら、これら第１〜第３サブシステム２〜４が
稼動している最中に、予め設定された周期で、相互にバ
ウンダリスキャンテスト（ＩＥＥＥ１１４９．１で規定
されるテスト）を行なわせて、第１〜第３サブシステム
２〜４が正常に動作しているかどうかをチェックさせる
ようにしたので、ＣＰＵ６の数の分だけ、処理能力を向
上させることができるとともに、各ＣＰＵ６を稼動させ
ながら、これら第１〜第３サブシステム２〜４のいずれ
かが故障したとき、これを検知させることができる。こ
れによって、図２に示す如く冗長性、応答性、コスト、
検知範囲、システム規模、拡張性の全てにおいて、良好
な結果を得ることができる。
サブシステム２〜４によって各々、指定された処理を実
行させながら、これら第１〜第３サブシステム２〜４が
稼動している最中に、予め設定された周期で、相互にバ
ウンダリスキャンテスト（ＩＥＥＥ１１４９．１で規定
されるテスト）を行なわせて、第１〜第３サブシステム
２〜４が正常に動作しているかどうかをチェックさせる
ようにしたので、ＣＰＵ６の数の分だけ、処理能力を向
上させることができるとともに、各ＣＰＵ６を稼動させ
ながら、これら第１〜第３サブシステム２〜４のいずれ
かが故障したとき、これを検知させることができる。こ
れによって、図２に示す如く冗長性、応答性、コスト、
検知範囲、システム規模、拡張性の全てにおいて、良好
な結果を得ることができる。
【０００８】さらに、バウンダリスキャンテストの本来
の目的が、プリント基板実装工程でのテストを容易化す
るものであることから、プリント基板製造において今後
急激な採用が見込まれている。つまり、本方式を採用す
るためのハードウェアが、今後、生産されるプリント基
板上に標準装備されるものと思われるとともに、複数の
ＣＰＵ構成をサポートする標準システムバスとして、採
用が予定されているＶＭＥバスやＰＣＩバスなどでは、
既にバウンダリスキャンテスト信号線用のピン割当が行
われていることから、故障検知プログラムと、テストデ
ータとを用意するだけで、本発明によるコンピュータシ
ステムの故障検知方法を利用することができる。これに
より、これまで、高信頼化に対する経験が少ない中小企
業（システムハウス業などのマイコン関連製品開発企
業）などでも、比較的容易にコンピュータシステムの信
頼性を向上させることができる。
の目的が、プリント基板実装工程でのテストを容易化す
るものであることから、プリント基板製造において今後
急激な採用が見込まれている。つまり、本方式を採用す
るためのハードウェアが、今後、生産されるプリント基
板上に標準装備されるものと思われるとともに、複数の
ＣＰＵ構成をサポートする標準システムバスとして、採
用が予定されているＶＭＥバスやＰＣＩバスなどでは、
既にバウンダリスキャンテスト信号線用のピン割当が行
われていることから、故障検知プログラムと、テストデ
ータとを用意するだけで、本発明によるコンピュータシ
ステムの故障検知方法を利用することができる。これに
より、これまで、高信頼化に対する経験が少ない中小企
業（システムハウス業などのマイコン関連製品開発企
業）などでも、比較的容易にコンピュータシステムの信
頼性を向上させることができる。
【０００９】この結果、信頼性が強く求められる各種の
自動運転システムや無人観測機器、医療機器（例えば、
人工呼吸器）など、これまで、大企業が独占していた市
場への中小企業の参入を可能にすることができる。さら
に、ＰＬ法の施行により、安全性への取り組みが強く求
められる社会情勢となったが、このような社会情勢への
対処方法としても、有効な手段となり得る。また、本発
明で使用したバウンダリスキャンテストは、国際規格と
して、ＩＥＥＥ１１４９．１で規定され、広く公開され
ているので、だれでもその資料を入手することができ、
これによってコンピュータシステムの高信頼化の知識に
乏しい中小企業であっても、容易に高信頼化システムを
構築させることができ、付加価値の高い製品開発に取り
組ませることができる。
自動運転システムや無人観測機器、医療機器（例えば、
人工呼吸器）など、これまで、大企業が独占していた市
場への中小企業の参入を可能にすることができる。さら
に、ＰＬ法の施行により、安全性への取り組みが強く求
められる社会情勢となったが、このような社会情勢への
対処方法としても、有効な手段となり得る。また、本発
明で使用したバウンダリスキャンテストは、国際規格と
して、ＩＥＥＥ１１４９．１で規定され、広く公開され
ているので、だれでもその資料を入手することができ、
これによってコンピュータシステムの高信頼化の知識に
乏しい中小企業であっても、容易に高信頼化システムを
構築させることができ、付加価値の高い製品開発に取り
組ませることができる。
【００１０】
【発明の効果】以上説明したように本発明によれば、Ｃ
ＰＵの数の分だけ、処理能力を向上させることができる
とともに、各ＣＰＵを稼動させながら、これら各サブシ
ステムのいずれかが故障したとき、これを検知すること
ができる。
ＰＵの数の分だけ、処理能力を向上させることができる
とともに、各ＣＰＵを稼動させながら、これら各サブシ
ステムのいずれかが故障したとき、これを検知すること
ができる。
【図１】本発明によるコンピュータシステムの故障検知
方法の一形態例を適用したコンピュータシステムの一例
を示すブロック図である。
方法の一形態例を適用したコンピュータシステムの一例
を示すブロック図である。
【図２】図１に示すコンピュータシステムの特性と、従
来のコンピュータシステムの特性とを比較する表図であ
る。
来のコンピュータシステムの特性とを比較する表図であ
る。
【図３】ＣＰＵを１つだけ使用する、従来から知られて
いるコンピュータシステムの一例を示すブロック図であ
る。
いるコンピュータシステムの一例を示すブロック図であ
る。
【図４】ＣＰＵを２つだけ使用する、従来から知られて
いるコンピュータシステムの一例を示すブロック図であ
る。
いるコンピュータシステムの一例を示すブロック図であ
る。
【図５】ＣＰＵを３つ以上、使用する、従来から知られ
ているコンピュータシステムの一例を示すブロック図で
ある。
ているコンピュータシステムの一例を示すブロック図で
ある。
１ コンピュータシステム ２ 第１サブシステム ３ 第２サブシステム ４ 第３サブシステム ５ 標準システムバス ６ ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/30 G06F 15/16 G06F 11/22
Claims (1)
- 【請求項１】 複数のＣＰＵと、プリント基板製造時の
検査工程のテストデータに基づいてバウンダリスキャン
テストをサポートする専用回路と、バウンダリスキャン
テストに用いるバウンダリスキャンテスト信号線とを備
えた複数のサブシステムを使用するコンピュータシステ
ムの故障検知方法であって、 前記コンピュータシステムの製造時における検査工程の
バウンダリスキャンテストに使用した前記専用回路と前
記バウンダリスキャンテスト信号線とを用いて、前記複
数のサブシステムの稼動時に、周期的に各サブシステム
の１つを選択し、当該サブシステムで実行していた通常
の処理を中断させ、そのサブシステムによりバウンダリ
スキャンテストを実行して他のサブシステムの動作状態
をチェックする動作状態チェックを周期的に相互に行
い、全てのサブシステムの動作状態をチェックしたチェ
ック結果に基づいて 各サブシステムを構成するＣＰＵと
その周辺回路の故障の有無を判定することを特徴とする
コンピュータシステムの故障検知方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32105795A JP3326546B2 (ja) | 1995-11-15 | 1995-11-15 | コンピュータシステムの故障検知方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32105795A JP3326546B2 (ja) | 1995-11-15 | 1995-11-15 | コンピュータシステムの故障検知方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09138757A JPH09138757A (ja) | 1997-05-27 |
| JP3326546B2 true JP3326546B2 (ja) | 2002-09-24 |
Family
ID=18128326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32105795A Expired - Lifetime JP3326546B2 (ja) | 1995-11-15 | 1995-11-15 | コンピュータシステムの故障検知方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326546B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6182329B2 (ja) | 2013-02-28 | 2017-08-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1995
- 1995-11-15 JP JP32105795A patent/JP3326546B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09138757A (ja) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111414268B (zh) | 故障处理方法、装置及服务器 | |
| US20020144193A1 (en) | Method and system for fault isolation methodology for I/O unrecoverable, uncorrectable error | |
| US6845469B2 (en) | Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex | |
| US7539903B2 (en) | Method for monitoring the execution of a program by comparing a request with a response and introducing a falsification in a response | |
| US8260974B1 (en) | Techniques for accelerating the processing of enclosures in SAS disk storage arrays | |
| JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
| CN209343321U (zh) | 一种计算机故障检测装置 | |
| CN111865719A (zh) | 一种交换机故障注入自动化测试方法和装置 | |
| CN112099383A (zh) | 航空电子设备自检测控制模块 | |
| JP3040186B2 (ja) | 制御用ディジタルコントローラ | |
| JP3342039B2 (ja) | ファイルを管理する処理装置 | |
| JP3334174B2 (ja) | 障害処理検証装置 | |
| CN113094221B (zh) | 故障注入方法、装置、计算机设备以及可读存储介质 | |
| US5805606A (en) | Cache module fault isolation techniques | |
| US6654349B1 (en) | Real time automated checking mechanism for a bus protocol on an integrated bus system | |
| US11720506B2 (en) | Device and method for inspecting process, and electronic control device | |
| JPS5911452A (ja) | パリテイチエツク回路の試験方式 | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JPH0695731A (ja) | 障害要因診断方式 | |
| CN118098332A (zh) | 一种固态硬盘故障定位方法、装置、设备及可读存储介质 | |
| JP2878014B2 (ja) | Ｒａｍ試験方式 | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| KR960020563A (ko) | 전전자 교환기의 이중화 공통 버스 자원 및 프로세서의 자가 진단 및 복구 방법 | |
| JPH079636B2 (ja) | バス診断装置 | |
| JPS6111802Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110712 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130712 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |