JPH01222357A

JPH01222357A - ソフト・エラー識別方法

Info

Publication number: JPH01222357A
Application number: JP63047362A
Authority: JP
Inventors: Kiyoshi Takeuchi; 清竹内
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-03-02
Filing date: 1988-03-02
Publication date: 1989-09-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔１既　　要］メモリのエラーの種類がソフト・エラーが否かを識別す
るソフト・エラー識別方法、および、該ソフト・エラー
識別方法を用いるソフト・エラー修正方法に関し、特別なハードウェア回路を設けることなく、発生したデ
ータのエラーがソフト・エラーか否かを識別することが
できるようにすることを目的とし、書き込みおよび読み
出しの可能なメモリから読み出したデータのエラーの発
生時において、前記エラーの発生したアドレスに、新し
く作ったエラー・チェック・コードと共にデータを書き
込む第１段階と、前記の書き込んだデータを読み出す第
２段階と、前記読み出したデータのエラー・チェック・
コードをチェックする第３段階と、前記チェック結果が
正当であればソフト・エラーと判定する第４段階を有す
るように構成する。

〔産業上の利用分野〕

本発明はメモリのエラーの種類がソフト・エラーか否か
を識別するソフト・エラー識別方法、および、該ソフト
・エラー識別方法を用いるソフト・エラー修正方法に関
する。

コンピュータ・システムにおいて、メモリから読み出し
たデータにパリティエラー等のエラーが発生した場合に
、該エラーがメモリにおけるソフト・エラーであるのか
、ハードウェアの固定的障害によるものであるのかによ
って、これに対する処置が異なるため、これらを識別す
る必要がある。

従来、大型コンピュータ・システム等では、このための
特別なハードウェア回路を設けて、エラーの種類の識別
を行ない、それぞれのエラーに応じた処理を行なってい
る。しかしながら、パーソナル・コンピュータ・システ
ム等においては、大型コンピュータ・システム等におけ
るような特別なハードウェア回路を設けることなく、上
記の識別を行なって、それぞれのエラーの種類に応じた
処理を行なう技術が要望されていた。

（従来の技術、および発明が解決しようとする課題〕コンピュータ・システムにおいては、メモリにデータを
書き込む際には、パリティ生成回路にて生成したパリテ
ィビット等のエラー・チェック・コードをデータに付加
して該メモリに書き込み、該メモリからデータを読み出
しす際には、読み出したデータからエラー・チェック・
コードを再び生成して、読み出したエラー・チェック・
コードと比較することにより、メモリ内に記憶されてい
たデータの異常をチェックすることが行なわれている。

これらのデータ・エラーには、α線等の影響による、局
所的、且つ一時的なビット・エラーの発生によるもの、
すなわち、ソフト・エラーである場合と、ハードウェア
の固定的な障害のために発生するものとがある。

前者の場合には、ハードウェア自体は異常ないので、エ
ラーの発生したアドレスのデータを書き直せば、そのま
ま他の処理を実行することができる。しかしながら、ハ
ードウェアの固定的な障害による場合は、該ハードウェ
アの保守等の処置が必要となる。

従来、大型コンピュータ・システム等では、このための
特別なハードウェア回路を設けて、エラーの種類の識別
を行ない、それぞれのエラーに応じた処理を行なってい
る。

しかしながら、パーソナル・コンピュータ・システム等
においては、大型コンピュータ・システム等におけるよ
うな特別なハードウェア回路を設けることは、ハードウ
ェア量およびコスト増の要因となることから、上記のよ
うなエラーの種類を識別する手段を有していなかった。

そのため、ソフト・エラーの場合も、ハードウェアの固
定的障害が発生した場合も、共に、エラーとしての通知
が発せられるのみであるので、特に、ハードウェアの保
守を必要としないソフト・エラーの場合の処理時間が大
きくなるという問題があった。

本発明は上記の問題点に鑑み、なされたもので、特別な
ハードウェア回路を設けることなく、発生したデータの
エラーがソフト・エラーか否かを識別することができる
ソフト・エラー識別方法、および、該ソフト・エラー識
別方法を用いて、発生したデータのエラーがソフト・エ
ラーであれば、自動的に該データを修正することができ
るソフト・エラー修正方法を提供することを目的とする
ものである。

〔課題を解決するための手段〕

第１図は本発明の第１の形態の基本構成図である。第１
図に示されるように、本発明の第１の形態によるソフト
・エラー識別方法は、書き込みおよび読み出しの可能な
メモリから読み出したデータのエラーの発生時において
、前記エラーの発生したアドレスに、新しく作ったエラ
ー・チェック・コードと共にデータを書き込む第１段階
１と、前記の書き込んだデータを読み出す第２段階２と
、前記読み出したデータのエラー・チェック・コードを
チェックする第３段階３と、前記チェック結果が正当で
あればソフト・エラーと判定する第４段階４を有する。

第２図は本発明の第２の形態の基本構成図である。第２
図に示されるように、本発明の第２の形態によるソフト
・エラー修正方法は、書き込みおよび読み出しが可能で
、二重化されたメモリの一方から読み出したデータのエ
ラーの発生時において、該一方のメモリにおける前記エ
ラーの発生したアドレスに、前記二重化したメモリの他
方に記憶されたデータを、該データに対して新しく作っ
たエラー・チェック・コードと共に書き込む第１段階１
′と、前記の書き込んだデータを読み出す第２段階２と
、前記読み出したデータのエラー・チェック・コードを
チェックする第３段階３と、前記チェック結果が正当で
あればソフト・エラーと判定する第４段階４とを有する
。

〔作　用〕

本発明の第１の形態においては、エラーが発生したアド
レスに、もう−度、データの書き込み、および読み出し
を、ソフトウェアによって行ない、このとき読み出した
データにエラーが発生しなければ、先に読み出したデー
タのエラーは、ソフト・エラーと判定する。また、再び
、読み出したデータにエラーが発生したときは、ハード
ウェアの固定障害と判断する。

したがって、本発明の第１の形態によれば、特別なハー
ドウェア回路を設けることなく、発生したデータのエラ
ーがソフト・エラーか否かを識別することができる。

本発明の第２の形態においては、メモリを二重化したシ
ステムにおいて、上記の本発明の第１の形態によるソフ
ト・エラー識別方法における第１段階にて書き込むデー
タとして、前記二重化されたメモリの他方に記憶された
データを書き込むものである。

したがって、本発明の第２の形態によれば、メモリを二
重化したシステムにおいては、前記本発明の第１の形態
によるソフト・エラー識別方法を用いて、特別なハード
ウェア回路を設けることなく、発生したデータのエラー
がソフト・エラーであれば、自動的に該データを修正す
ることができる。

〔実施例〕

第３図は、前述の本発明の第１の形態によるソフト・エ
ラー識別方法、および本発明の第２の形態によるソフト
・エラー修正方法を実施するハードウェア構成例を示す
ものである。

第３図において、３０はＭＰＵ、３１はコントロール・
バス、３２はアドレス・バス、３３はデータ・バス、３
４および３５は二重化されたパリティ生成回路、３６お
よび３７は二重化されたＲＡＭ、３８および３９は二重
化されたパリティ検出回路、そして、４０および４１は
二重化されたエラー・レジスタである。

ＭＰＵ３０は所定のプログラムにしたがってデータ処理
を行なうもので、必要に応じてＲＡＭ３６あるいは３７
にデータを書き込んだり、該ＲＡＭ３６あるいは３７よ
りデータを読み出したりする。該データ書き込みの際に
は、書き込むデータに、パリティ生成回路３４あるいは
３５においてパリティ・ビットを付加し、ＲＡＭ３６あ
るいは３７に該パリティ・ビットと共に該データを書き
込む。また、該ＲＡＭ３６あるいは３７からデータを読
み出す際には、上記の、パリティ検出回路３８あるいは
３９において、該読み出したデータに対するパリティ・
ビットを再び生成して、先に該データと共に書き込んだ
パリティ・ビットと一致するか否かをチェックして、一
致しなければエラーと判定され、ＭＰＵ３０に対して割
り込みを発生する。ここまでのハードウェア構成は、従
来のＲＡＭのエラー・チェックのためのハードウェア構
成に等しい。また、以上のハードウェア構成は全て二重
化されているが、これは、高度の信鎖性を要求されるシ
ステムにおいて従来用いられているものである。

第３図の実施例においては、上記パリティ検出回路３８
あるいは３９の後段に、上記の二重化された構成に対応
して、エラー・レジスタ４０および４１が設けられてい
る。前記パリティ検出回路３８あるいは３９においてエ
ラーが検出されたときには、該エラーの発生したＲＡＭ
３６あるいは３７のアドレスを、第３図の対応するエラ
ー・レジスタ４０あるいは４１に記憶する。

以上の第３図のハードウェア構成において、前述の本発
明によるソフト・エラー識別方法、およびソフト・エラ
ー修正方法は、以下に説明するようにして実施される。

第４図は、本発明の実施例における発明の実施の手順を
示すものである。第３図のハードウェア構成において、
今、前記の二重化された構成において、ＭＰＵ３０が、
パリティ生成回路３４、ＲＡＭ３６、パリティ検出回路
３８、およびエラー・レジスタ４０からなる構成の方を
使用して、該ＲＡＭ３６のデータを読み出したときに、
パリティ検出回路３８においてデータのエラーが検出さ
れたとすると、ステップ１１にて、ＲＡＭ３６における
該エラーが発生したアドレスを、対応するエラー・レジ
スタ４０に記憶する。そして、通常、該一方のＲＡＭ３
６のデータを修正するより前に優先する処理が存在する
ときには、該データは、二重化されたシステムの他方の
データから読み出して該優先する処理を実行し、優先す
る処理が終了した段階で、前述の、本発明の第１の形態
および第２の形態によるソフト・エラーの識別および修
正を行なう。

ステップ１３においては、本発明により、上記のエラー
・レジスタ４０に記憶した、ＲＡＭ３６における前記エ
ラーの発生したアドレスに、第３図のパリティ生成回路
３４において新しく生成したエラー・チェック・コード
（すなわち、本実施例ではパリティ・ビット）と共にデ
ータを書き込む。ここで、書き込むデータとしては、前
述の、本発明の第２の形態にしたがって、前記ＲＡＭ３
６の先にエラーが発生したデータに対応して前記の二重
化されたＲＡＭの他方３７に記憶されている（正しい）
データを用いる。

そして、ステップ１４においては、前ステップ１３にて
書き込んだデータおよびパリティ・ビットを読み出す、
さらに、ステップ１５では、第３図のパリティ検出回路
３８において上記の読み出したデータからパリティ゛・
ビットを生成して、該データと共にＲＡＭａ６から読み
出したパリティ・ビットと比較する。ステップ１６にお
いて、もし、エラー・チェック結果、すなわち、該読み
出したパリティ・ビットが正しいものであれば、ＲＡＭ
３６等のハードウェア構成には異常がなく、先に読み出
したデータのエラーはソフト・エラーであると判断して
、他の処理に進む。

このように、第３図のハードウェア構成において、第４
図の手順を実施することにより、特別なハードウェア回
路を設けることなく、発生したデータのエラーがソフト
・エラーか否かを識別することができ、また、メモリお
よびメモリ周辺のパリティ・チェックのためのハードウ
ェア構成が二重化されているシステムにおいては、さら
に、上記のソフト・エラー識別方法を用いて、発生した
データのエラーカくソフト・エラーであれば、自動的に
該データを修正することができる。

〔発明の効果〕

本発明の第１の形態によれば、特別なハードウェア回路
を設けることなく、発生したデータのエラーがソフト・
エラーか否かを識別することができる。

また、メモリおよびメモリ周辺のパリティ・チェックの
ためのハードウェア構成が二重化されているシステムに
おいては、さらに、上記の本発明の第１の形態によるソ
フト・エラー識別方法を用いて、発生したデータのエラ
ーがソフト・エラーであれば、自動的に該データを修正
することができる。

したがって、本発明によって、ソフト・エラー発生時に
おける処理時間を短縮することができる。

【図面の簡単な説明】

第１図は本発明の第１の形態の基本構成図、第２図は本
発明の第２の形態の基本構成図、第３図は本発明を実施
するためのハードウェア構成例を示す図、そして第４図は本発明の実施例における手順を示す図である。〔符号の説明〕３０・・・ＭＰＵ。３１・・・コントロール・バス、３２・・・アドレス・バス、３３・・・データ・バス、３４．３５・・・パリティ生成回路、３６．３７・・・ＲＡＭ。３８．３９・・・パリティ検出回路、４０．４１・・・エラー・レジスタ。データ・エラー発生本発明の第２の形態の基本構成図第２図ウェア構成例を示す図第３図

Claims

【特許請求の範囲】１、書き込みおよび読み出しの可能なメモリから読み出
したデータのエラーの発生時において、前記エラーの発
生したアドレスに、新しく作ったエラー・チェック・コ
ードと共にデータを書き込む第１段階（１）と、前記の書き込んだデータを読み出す第２段階（２）と、前記読み出したデータのエラー・チェック・コードをチ
ェックする第３段階（３）と、前記チェック結果が正当であればソフト・エラーと判定
する第４段階（４）を有することを特徴とするソフト・
エラー識別方法。２、書き込みおよび読み出しの可能で、二重化されたメ
モリの一方から読み出したデータのエラーの発生時にお
いて、該一方のメモリにおける前記エラーの発生したアドレス
に、前記二重化したメモリの他方に記憶されたデータを
、該データに対して新しく作ったエラー・チェック・コ
ードと共に書き込む第１段階（１′）と、前記の書き込んだデータを読み出す第２段階（２）と、前記読み出したデータのエラー・チェック・コードをチ
ェックする第３段階（３）と、前記チェック結果が正当であればソフト・エラーと判定
する第４段階（４）とを有することを特徴とするソフト
・エラー修正方法。３、書き込みおよび読み出しの可能なメモリから読み出
したデータのエラーの発生時において、前記エラーの発
生したアドレスを記憶する第１段階（１１）と、前記一方のメモリにおける前記エラーの発生したアドレ
スに、前記二重化したメモリの他方に記憶されたデータ
を、該データに対して新しく作ったエラー・チェック・
コードと共に書き込む第２段階（１３）と、前記の書き込んだデータを読み出す第３段階（１４）と
、前記読み出したデータのエラー・チェック・コードをチ
ェックする第４段階（１５）と、前記チェック結果が正
当であればソフト・エラーと判定する第５段階（１５）
とを有することを特徴とするソフト・エラー修正方法。