JPH1080047A - 保護継電器 - Google Patents

Abstract

(57)【要約】 【課題】 メインリレー用とＦＤリレー用との入力が各
々フィルタを介して入力された場合であって、制御回路
の不良時に誤出力しないようにする。 【解決手段】 一組のフィルタ2-1 ，2-2 の一方に入力
電気量の極性を反転する極性反転回路14を設け、演算手
段６での演算に際し、前記一組のフィルタ出力の瞬時値
の極性により電気量の異常を判定し、電気量が正常時の
み演算処理をする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力系統を保護す
る保護継電器に係り、特にディジタル変換したデータが
正常であることを条件に動作判定を行なう演算手段を備
えた保護継電器に関する。

【０００２】

【従来の技術】図13により従来技術の保護継電器につい
て説明する。図13において、系統の電流Ｉは入力変換器
１を介して導入され、各々主検出リレー（以下、メイン
リレーと称す）用フィルタ2-1 と事故検出リレー（以
下、ＦＤリレーと称す）用フィルタ2-2 に導入される。

【０００３】各フィルタの出力は所定の時間間隔でサン
プリングされ、アナログ／ディジタル変換を行なうＡ／
Ｄ変換回路３に導入され、順次ディジタルデータに変換
されてメモリ回路４に書き込まれる。これらは制御回路
５の制御信号であるＡ／Ｄ変換開始信号７と、書き込み
信号８により以下のように行なわれる。

【０００４】図14はＡ／Ｄ変換開始信号７とＡ／Ｄ変換
回路３の状態と、出力データの状態及び書き込み信号８
のタイミングを示す。Ａ／Ｄ変換回路３はＡ／Ｄ変換開
始信号７を受けると待機中の状態からＡ／Ｄ変換を開始
してＡ／Ｄ変換中となり、このとき出力はフローティン
グ状態となっている。所定時間後Ａ／Ｄ変換が終了する
と、データが出力され書き込み信号８によりメモリ回路
４に書き込まれる。これを入力チャンネル数分順次行な
う。

【０００５】図13において、演算手段６では例えば入力
電流が所定値以上であることを検出するメインリレー用
過電流検出要素と、ＦＤリレー用過電流検出要素の演算
を行ない、各々メインリレー用出力信号9-1 とＦＤリレ
ー用出力信号9-2 を出力する。これらが同時に出力され
ると、最終的な遮断器の遮断指令となる。

【０００６】図13において、例えば系統事故のない通常
運転時、フィルタ2-1 が不良となり異常な過大出力を発
生させた場合、メインリレー用過電流検出要素は過電流
と判定し動作するが、ＦＤリレー用過電流検出要素はフ
ィルタ2-2 がフィルタ2-1 と独立であり、その影響を受
けないことから動作せず、メインリレーとＦＤリレーが
同時に動作することはなく、不要な遮断指令を生じない
よう考慮されている。

【０００７】又、図15にて従来技術の他の保護継電器に
ついて説明する。図15において、図13と同一符号のもの
は同一機能であるため詳細説明を省略する。図15におい
て、10はパリティ付加回路でＡ／Ｄ変換回路３の出力に
パリティビット11を、例えば「１」の数が奇数となるよ
うに付加する。

【０００８】12はパリティ検出回路であり、メモリ回路
４より演算手段がデータを読み込む際、パリティ付加回
路10が付加したパリティビット11を含め「１」の数を確
認し、奇数であれば正常、偶数であれば異常と判定し結
果13を出力する。演算手段６はパリティ検出回路12の出
力13によりデータが異常と判定されると、警報にある異
常処理等を行ない、保護リレー演算は実施しない構成と
している。

【０００９】

【発明が解決しようとする課題】上記図13に示す従来技
術の構成において、例えば制御回路５の不良によりＡ／
Ｄ変換回路３が、アナログ／ディジタル変換中のタイミ
ングにＡ／Ｄ変換データをメモリ回路に書き込むような
書き込み信号８を出力する不良が生じた場合、Ａ／Ｄ変
換データはＡ／Ｄ変換回路３の出力がフローティング状
態であることから、通常各ビットは「１」となり、Ａ／
Ｄ変換器の最大出力（フルスケール：ＦＳと称す）とな
る。

【００１０】このデータがリレー演算に使用されると、
過電流検出要素には十分動作するレベルとなる。従って
このような不良がメインリレー用とＦＤリレー用のデー
タに共に発生した場合、不要な遮断指令を送出すること
になる。又、図15に示す構成でも、上述のような制御回
路５の不良によりＡ／Ｄ変換中にディジタルデータを読
み込むような不良が発生した場合、パリティビット11も
正常に付加され、パリティ検出回路12も不良であること
を検出できない。

【００１１】本発明は上記課題を解決するためになされ
たものであり、上記のような制御回路の不良においても
確実に不良を検出し、不要遮断出力を送出することのな
い保護継電器を提供することを目的としている。

【００１２】

【課題を解決するための手段】本発明の請求項１に係る
保護継電器は、系統の電気量を導入する入力変換器と、
同一入力変換器の出力を導入する一組のフィルタと前記
フィルタの出力を所定の時間間隔でサンプリングしディ
ジタルデータに変換する変換手段と、前記ディジタルデ
ータにより所定の保護リレー演算を行なう演算手段とを
有する保護継電器において、一組のフィルタの一方の側
に設けて変換手段への入力電気量の極性を反転させる手
段と、前記一組のフィルタ出力の瞬時値の極性によりデ
ィジタルデータの異常を判定し、ディジタルデータが正
常時のみ前記演算手段の演算処理を行なわせる監視手段
とを備えた。

【００１３】上記請求項１の構成では制御回路の不良に
よりディジタルデータがＡ／Ｄ変換器の最大値である正
のＦＳとなった場合では、メインリレー用データとＦＤ
リレー用データが共に正のデータとなり、瞬時値データ
の極性の監視を行なうことによりデータの異常を検出で
きる。

【００１４】本発明の請求項２に係る保護継電器は、請
求項１において、監視手段は、一組のフィルタ出力の瞬
時瞬時の極性が同一となった場合に異常と判定する構成
とした。

【００１５】上記請求項２の構成では制御回路の一過性
の不良によりディジタルデータが瞬間的にＡ／Ｄ変換器
の最大値である正のＦＳとなった場合では、メイン用デ
ータとＦＤリレー用データが共に正のデータとなり、瞬
時値データの瞬時瞬時の極性の監視を行なうことでデー
タの異常を検出できる。

【００１６】本発明の請求項３に係る保護継電器は、監
視手段は、一組のフィルタの片方の出力を演算手段で極
性を反転させ、該極性反転された瞬時値がもう片方のフ
ィルタの瞬時値と同じ極性となった場合に正常と判定す
るよう構成した。

【００１７】上記請求項３の構成では制御回路の不良に
よりディジタルデータがＡ／Ｄ変換器の最大値である正
のＦＳとなった場合では、メインリレー用データとＦＤ
リレー用データが正負反対のデータとなり、瞬時値デー
タの極性の監視を行なうことでデータの異常を検出でき
る。

【００１８】本発明の請求項４に係る保護継電器は、請
求項１又は請求項２において、監視手段は、一組のフィ
ルタ出力の瞬時値の極性と絶対値により電気量の異常を
判定するよう構成した。

【００１９】上記請求項４の構成ではメインリレー用デ
ータとＦＤリレー用データが異なるタイミングで正のＦ
Ｓになった場合でも、正常時は極性及び絶対値が等しい
ことからデータの異常を検出できる。

【００２０】本発明の請求項５に係る保護継電器は、系
統の電気量を所定の時間間隔でサンプリングしディジタ
ルデータに変換する変換手段と、前記変換手段の出力に
誤り検出符号（以下、パリティビットと称す）を付加す
る付加手段と、変換手段の出力とパリティビットを記憶
する記憶手段と、パリティビットによりデータの異常を
検出する検出手段と、検出手段によりディジタルデータ
が正常と判定されるとき、記憶手段のディジタルデータ
を用い保護リレー演算を行なう演算手段を有する保護継
電器において、前記変換手段がディジタル変換中はパリ
ティビットの「１」と「０」を反転する手段を付加し
た。

【００２１】上記請求項５の構成ではＡ／Ｄ変換器の出
力がＦＳとなるのは、Ａ／Ｄ変換中に書き込み信号が発
生するためであり、このときはＡ／Ｄ変換器の状態信号
を用い、パリティビットを反転し強制的にパリティ不良
を発生させ、演算手段がメモリ回路よりデータを読み込
む際、パリティ不良を検出できる。

【００２２】

【発明の実施の形態】図１は本発明による保護継電器の
実施の形態を示す構成図である。図１において、図13と
同一符号のものは同一機能であるため詳細説明は省略す
る。本図の構成上の特徴点は一組のフィルタの一方側に
出力の極性を反転させる極性反転回路14をフィルタ２の
後段に付加したこと（フィルタ2-2 の前段でもよい）で
あり、一般には演算増幅器を用いた周知の反転回路が用
いられる。

【００２３】図２はこの図１に示す演算手段６にて行な
われる監視手段及びリレー演算処理の処理内容を示すフ
ローチャートである。図２において、ステップＳ１では
フィルタ2-1 ，2-2 の出力のディジタルデータＤ−１，
Ｄ−２を読み込み、ステップＳ２ではこれらのデータの
極性が異なることを確認し、異なる場合は正常、等しい
場合は異常と判定する。

【００２４】ステップＳ２において正常と判定された場
合のみ、ステップＳ３でメインリレーとＦＤリレーの保
護リレー演算が行なわれる。ステップＳ２で異常と判定
された場合は、ステップＳ４において所定の警報処理を
実施し、保護リレー演算は行なわない構成としている。

【００２５】Ａ／Ｄ変換器の出力が制御回路の不良によ
り正の最大値つまり正のＦＳになった場合に、演算手段
６が読み込むデータの一例を図３に示す。本来はサンプ
リングされた離散データであるが、交流量でかつメイン
用とＦＤ用入力の極性が逆極性であることが判り易いよ
うに連続データとして示している。

【００２６】図３を用いて図２に示す演算手段の監視手
段の応動を説明する。図３はサンプリングされＡ／Ｄ変
換されたメインリレー用とＦＤリレー用のデータを示
し、ＦＤリレー用はメインリレー用の入力に対し、逆極
性となっている。ここで時刻Ｔにおいてデータが異常と
なるとメイン，ＦＤ共に正の最大値、即ちＦＳとなって
いる。

【００２７】波形が正常時はステップＳ２において正常
と判定され、保護リレー演算が行なわれる。しかしなが
ら時刻Ｔにおけるデータは極性が同じであり、ステップ
Ｓ２において異常と判定され、リレー判定を行なうこと
はなく、警報等の処理が行なわれる。このため異常なデ
ータによる動作判定は行なわれず、不要なリレー動作に
よる不要遮断を防ぐことができる。

【００２８】本発明の請求項１による保護継電器では、
メインリレー用とＦＤリレー用にフィルタを異なる極性
とし、演算手段において両データの極性を確認すること
によりデータの正常，異常を判定し、正常時のみ保護リ
レー演算を行なう構成としたので、メインリレー用とＦ
Ｄリレー用のデータが同時に異常となるような制御回路
の不良において、不要な遮断出力を送出しない、信頼性
の高い保護継電器を提供できる。

【００２９】図４はこの図１に示す演算手段６にて行な
われる監視手段の処理内容を説明する他の変形例のフロ
ーチャートである。図４において、ステップＳ１ではフ
ィルタ2-1 ，2-2 の出力のディジタルデータＤ−１，Ｄ
−２を読み込み、ステップＳ２ではこれらのデータの極
性が異なることを確認し、異なる場合は正常、等しい場
合は異常と判定する。

【００３０】ステップＳ２において正常と判定された場
合のみステップＳ５で絶対値を比較し、等しい場合は正
常と判定し通常のリレー保護演算をステップＳ３で行な
う。ステップＳ２，ステップＳ５で異常と判定された場
合は、ステップＳ４にて所定の警報処理等を行ない、リ
レー保護演算を行なわない。

【００３１】Ａ／Ｄ変換回路３の出力が制御回路５の不
良により、メイン用とＦＤ用のデータが異なるタイミン
グで正の最大値であるＦＳになった場合、演算手段６が
読み込むデータを図５に示す。図５も図３と同様離散デ
ータであるが、連続データで示している。

【００３２】図５を用いて図４に示す演算手段６の監視
手段の応動を説明する。図５はサンプリングされＡ／Ｄ
変換されたメインリレー用とＦＤ用の入力を示し、事故
検出用はメインリレー用の入力に対し、逆極性となって
いる。ここで時刻Ｔ₁ 及びＴ₂ において各々メイン，Ｆ
Ｄ共にデータが異常となり、正の最大値であるＦＳとな
っている。

【００３３】従来技術では時刻Ｔ₁ のデータでメインリ
レーが、時刻Ｔ₂ のデータＦＤリレーが動作し、不要遮
断に至る不良状態である。ここで図４に示す処理では、
時刻Ｔ₁ におけるデータはメイン，ＦＤのデータ極性が
異なり、ステップＳ２において正常と判定される。

【００３４】次にステップＳ５においてメインとＦＤの
データの絶対値が判定される。ここで両者の大きさは異
なることから、ステップＳ４で警報処理等が行なわれ
る。このためステップＳ３を実行することはなく、異常
なデータによるリレー演算を行なうことはなく、不要な
リレー動作を防ぐことができる。又、次のＴ₂ において
はＴ₁ と同様にＦＤ用データが異常となっているが、上
述の通り、リレーの動作を防止することができる。

【００３５】上記変形例による保護継電器では、請求項
１に示す保護継電器の演算手段に極性によるデータの判
定に加え絶対値による判定も付加したので、メインリレ
ー用とＦＤリレー用のデータが異なるタイミングで異常
となるような非常に希な現象においてもデータの異常を
検出でき、不要な遮断出力を送出しない、信頼性の高い
保護継電器を提供できる。

【００３６】以下、請求項２に関する実施の形態を説明
する。請求項２に関する保護継電器のハード構成は図１
と同様であり詳細説明は省略する。図６は図１に示す演
算手段６にて行なわれる監視手段の処理内容を説明する
フローチャートである。

【００３７】図６において、ステップＳ１ではフィルタ
2-1 ，2-2 の瞬時瞬時に出力のディジタルデータＤ−
１，Ｄ−２を読み込み、ステップＳ２ではこれらのデー
タの極性が異なることを確認し、異なる場合は正常、等
しい場合は異常と判定する。

【００３８】ステップＳ２において正常と判定された場
合は、通常の保護リレー演算をステップＳ３で行なう。
ステップＳ２で異常と判定された場合は、ステップＳ４
にて所定の警報処理等を行ない、保護リレー演算を行な
わない。

【００３９】Ａ／Ｄ変換回路３の出力が制御回路５の不
良により、メイン用とＦＤ用のデータが異なるタイミン
グで正の最大値であるＦＳになった場合、演算手段６が
読み込むデータは図３に示した通りであるため詳細説明
は省略する。

【００４０】本発明の請求項２による保護継電器では、
請求項１に示す保護継電器の演算手段において、瞬時瞬
時に両データの極性を確認することによりデータの正
常，異常を判定し、正常時のみ保護リレー演算を行なう
構成としたので、メインリレー用とＦＤリレー用のデー
タが同時に異常となるような制御回路の不良において、
不要な遮断出力を送出しない、信頼性の高い保護継電器
を提供できる。

【００４１】以下、請求項３に関する実施の形態を説明
する。請求項３に関する保護継電器のハード構成は図１
と同様であるため詳細説明は省略する。図７はこの図１
に示す演算手段６にて行なわれる監視手段の処理内容を
説明するフローチャートである。

【００４２】図７において、ステップＳ１ではフィルタ
2-1 ，2-2 の瞬時瞬時に出力のディジタルデータＤ−
１，Ｄ−２を読み込み、ステップＳ６にてＤ−２（ある
いはＤ−１）のデータの極性を反転させる。ステップＳ
２ではこれらのデータの極性が等しいことを確認し、等
しい場合は正常、異なる場合は異常と判定する。

【００４３】ステップＳ２において正常と判定された場
合は、通常の保護リレー演算をステップＳ３で行なう。
ステップＳ２で異常と判定された場合は、ステップＳ４
にて所定の警報処理等を行ない、保護リレー演算を行な
わない。

【００４４】Ａ／Ｄ変換回路３の出力が制御回路５の不
良により、メイン用とＦＤ用のデータが異なるタイミン
グで正の最大値であるＦＳになった場合、演算手段６が
読み込むデータを図８に示す。

【００４５】図８はサンプリングされＡ／Ｄ変換された
メインリレー用とＦＤリレー用のデータを示し、ＦＤリ
レー用はメインリレー用の入力に対し、同じ極性となっ
ている。ここで時刻Ｔにおいてデータが異常となってメ
インは正の最大値、即ちＦＳであるのに対し、ＦＤには
負の最大値、即ちマイナス側のＦＳとなっている。

【００４６】波形が正常時はステップＳ２において正常
と判定され、保護リレー演算が行なわれる。しかしなが
ら、時刻Ｔにおけるデータは極性が逆となりステップＳ
２において異常と判定され、リレー判定を行なうことは
なく、警報等の処理が行なわれる。このため異常なデー
タによる動作判定は行なわず、不要なリレー動作による
不要遮断を防ぐことができる。

【００４７】本発明の請求項３による保護継電器では、
メインリレー用とＦＤリレー用にフィルタを異なる極性
とし、演算手段においてＦＤリレー用のデータ（あるい
はメインリレー用のデータ）の極性を反転させ、両方の
極性が等しいことを確認することによりデータの正常，
異常を判定し、正常時のみ保護リレー演算を行なう構成
としたので、請求項１と同様にメインリレー用とＦＤリ
レー用のデータが同時に異常となるような制御回路の不
良において、不要な遮断出力を送出しない、信頼性の高
い保護継電器を提供できる。

【００４８】以下、請求項４に関する実施の形態を説明
する。請求項４に関する保護継電器のハード構成は図１
と同様であるため詳細説明は省略する。図９はこの図１
に示す演算手段６にて行なわれる監視手段の処理内容を
説明するフローチャートである。

【００４９】図９において、ステップＳ１ではフィルタ
2-1 ，2-2 の出力のディジタルデータＤ−１，Ｄ−２を
読み込み、ステップＳ６にてＤ−２（あるいはＤ−１）
のデータの極性を判定させる。ステップＳ２ではこれら
のデータの極性が等しいことを確認し、等しい場合は正
常、異なる場合は異常と判定する。

【００５０】ステップＳ２において正常と判断された場
合のみステップＳ５で絶対値を比較し、等しい場合は正
常と判定し通常の保護リレー演算をステップＳ３で行な
う。ステップＳ２，ステップＳ５で異常と判定された場
合は、ステップＳ４にて所定の警報処理等を行ない、保
護リレー演算を行なわない。

【００５１】Ａ／Ｄ変換回路３の出力が制御回路５の不
良により、メイン用とＦＤ用のデータが異なるタイミン
グで正の最大値であるＦＳになった場合、演算手段６が
読み込むデータを図10に示す。図10も図３と同様離散デ
ータであるが、連続データで示している。

【００５２】図10を用いて図９に示す演算手段６の監視
手段の応動を説明する。図10はサンプリングされＡ／Ｄ
変換されたメインリレー用とＦＤリレー用の入力を示
し、事故検出用はメインリレー用の入力と同じ極性とな
っている。ここで時刻Ｔ₁ 及びＴ₂ において各々メイ
ン，ＦＤ共にデータが異常となり、メインは正の最大
値、即ちＦＳに対し、ＦＤには負の最大値、即ちマイナ
ス側のＦＳとなる。従来技術では時刻Ｔ₁ のデータでメ
インリレーが、時刻Ｔ₂ のデータＦＤリレーが動作し、
不要遮断に至る不良状態である。

【００５３】しかし、図９に示す処理では時刻Ｔ₁ にお
けるデータはメイン，ＦＤのデータ極性が異なり、ステ
ップＳ２において正常と判定される。次にステップＳ５
においてメインとＦＤのデータの絶対値が判定される。
ここで両者の大きさは異なることからステップＳ４で警
報処理等が行なわれる。

【００５４】このためステップＳ３を実行することはな
く、異常なデータによるリレー演算を行なうことはな
く、不要なリレー動作を防ぐことができる。又、次のＴ
₂ においてはＴ₁ と同様にＦＤ用データが異常となって
いるが、上述の通り、リレーの動作を防止することがで
きる。

【００５５】本発明の請求項４による保護継電器では、
請求項１に示す保護継電器の演算手段に極性によるデー
タの判定に加え絶対値による判定も付加したので、メイ
ンリレー用とＦＤリレー用のデータが異なるタイミング
で異常となるような非常に希な現象においてデータの異
常を検出でき、不要な遮断出力を送出しない、信頼性の
高い保護継電器を提供できる。

【００５６】以下、請求項５に関する実施の形態を説明
する。図11は本発明による保護継電器の実施の形態を示
す構成図である。図11において、図13及び図15と同一符
号は同一機能であるため詳細説明は省略する。図11にお
いて、新たに付加されたものはＡ／Ｄ変換状態信号16を
用いたパリティビット判定回路15で、ここでは排他的論
理回路で構成している。

【００５７】図12はこのような構成とした場合のＡ／Ｄ
変換状態信号16と、パリティビット11及び排他的論理回
路15の出力であるパリティビット17の状態を示す。図12
に示すようにＡ／Ｄ変換状態信号16が「０」でＡ／Ｄ変
換回路が待機中の場合は、メモリ回路４に書き込まれた
パリティビット11は状態変化がなく、正常にパリティビ
ット17として出力される。

【００５８】しかしながら、Ａ／Ｄ変換状態信号16がＡ
／Ｄ変換回路の変換中を示す「１」の場合は、メモリ回
路４に書き込まれたパリティビットは排他的論理回路15
により「０」なら「１」へ、「１」なら「０」へ変化し
て、パリティビット17として出力される。

【００５９】このためＡ／Ｄ変換状態信号16が「１」で
あるような異常なタイミングで書き込み信号が発生した
場合は、その時のデータに付加された正常なパリティビ
ット11が強制的に反転されるため、異常なパリティビッ
ト17となる。このため演算手段６にてデータを読み込む
場合、パリティ検出回路12がデータの異常を検出でき、
異常出力13を出力するため、先に述べた警報等の処理を
行ない、保護リレー演算を行なうことがなく不要応動を
防止できる。

【００６０】本発明の請求項５による保護継電器では、
Ａ／Ｄ変換中にデータを書き込むような異常なタイミン
グとなる不良が発生し、メインリレー用とＦＤリレー用
データが異常となっても、強制的にパリティビットを反
転させるため、確実にデータの異常を検出でき、不要な
遮断出力を送出しない、信頼性の高い保護継電器を提供
できる。

【００６１】

【発明の効果】以上説明したように、本発明によればメ
インリレー用とＦＤリレー用に各々フィルタを有して取
り込んだ両データの正常，異常を判定した後、正常であ
る場合のみ保護演算をするように構成したので、制御回
路の不良において、不要な遮断出力を送出することのな
い保護継電器を提供できる。

【図面の簡単な説明】

【図１】本発明の請求項１に係る保護継電器の実施の形
態を示す構成図。

【図２】図１に示す演算手段にて行なわれる監視手段及
びリレー演算処理の処理内容を示すフローチャート。

【図３】制御回路の不良により読み込んだデータの一例
図。

【図４】本発明の演算手段にて行なわれる監視手段及び
リレー演算処理の処理内容を示す変形例のフローチャー
ト。

【図５】図４の処理において、制御回路の不良により読
み込んだデータの一例図。

【図６】本発明の請求項２の演算手段にて行なわれる監
視手段及びリレー演算処理の処理内容を示すフローチャ
ート。

【図７】本発明の請求項３の演算手段にて行なわれる監
視手段及びリレー演算処理の処理内容を示すフローチャ
ート。

【図８】図７の処理において、制御回路の不良により読
み込んだデータの一例図。

【図９】本発明の請求項５の演算手段にて行なわれる監
視手段及びリレー演算処理の処理内容を示すフローチャ
ート。

【図10】図９の処理において、制御回路の不良により読
み込んだデータの一例図。

【図11】本発明の請求項５に係る保護継電器の実施の形
態を示す構成図。

【図12】図11で用いるパリティビット反転回路の作用を
示す図。

【図13】従来技術の保護継電器を説明する図。

【図14】制御回路のＡ／Ｄ変換開始信号とＡ／Ｄ変換回
路の状態と書き込み信号との関係を示すフローチャー
ト。

【図15】従来技術の他の保護継電器を説明する図。

【符号の説明】

１ 入力変換器 2-1 ，2-2 フィルタ ３ Ａ／Ｄ変換回路 ４ メモリ回路 ５ 制御回路 ６ 演算手段 10 パリティ付加回路 12 パリティ検出回路 14 極性反転回路

Claims (5)

【特許請求の範囲】
1. 【請求項１】 系統の電気量を導入する入力変換器と、
   同一入力変換器の出力を導入する一組のフィルタと前記
   フィルタの出力を所定の時間間隔でサンプリングしディ
   ジタルデータに変換する変換手段と、前記ディジタルデ
   ータにより所定の保護リレー演算を行なう演算手段とを
   有する保護継電器において、一組のフィルタの一方の側
   に設けて変換手段への入力電気量の極性を反転させる手
   段と、前記一組のフィルタ出力の瞬時値の極性によりデ
   ィジタルデータの異常を判定し、当該ディジタルデータ
   が正常時のみ前記演算手段の演算処理を行なわせる監視
   手段とを備えたことを特徴とする保護継電器。
2. 【請求項２】 監視手段は、一組のフィルタ出力の瞬時
   値の瞬時瞬時の極性が同一となった場合に異常と判定す
   ることを特徴とする請求項１記載の保護継電器。
3. 【請求項３】 系統の電気量を導入する入力変換器と、
   同一入力変換器の出力を導入する一組のフィルタと前記
   フィルタの出力を所定の時間間隔でサンプリングしディ
   ジタルデータに変換する変換手段と、前記ディジタルデ
   ータにより所定の保護リレー演算を行なう演算手段とを
   有する保護継電器において、一組のフィルタの片方の出
   力を演算手段で極性を反転させる手段と、該極性反転さ
   れたディジタルデータがもう片方のフィルタのディジタ
   ルデータと逆極性となった場合に異常と判定し、前記演
   算手段をロックする監視手段とを備えたことを特徴とす
   る保護継電器。
4. 【請求項４】 監視手段は、一組のフィルタ出力の瞬時
   値の極性と絶対値により電気量の異常を判定することを
   特徴とする請求項１又は請求項３記載の保護継電器。
5. 【請求項５】 系統の電気量を所定の時間間隔でサンプ
   リングしディジタルデータに変換する変換手段と、前記
   変換手段の出力に誤り検出符号を付加する付加手段と、
   変換手段の出力と検出符号を記憶する記憶手段と、検出
   符号によりデータの異常を検出する検出手段と、検出手
   段によりディジタルデータが正常と判定されるとき、記
   憶手段のディジタルデータを用い保護リレー演算を行な
   う演算手段と、前記変換手段がアナログ／ディジタル変
   換中に検出符号を反転する手段を備えたことを特徴とす
   る保護継電器。