JPH06214814A - イリーガルメモリアクセス検出方式 - Google Patents

Abstract

(57)【要約】 【目的】 記憶装置の未使用メモリ領域に対するイリー
ガルリードアクセスを検出し得る。 【構成】 未使用メモリエリアに対して最初にあるワー
ドデータと、このデータに対応する奇数パリティビット
データＰとを書き込む（Ｓ１〜Ｓ２）。次に再び同じ未
使用メモリエリアに対して無意味なワードデータと読出
し時にデータ誤りを出力させるための奇数パリティビッ
トデータとして、前記Ｓ２で得たＰとを書き込む（Ｓ
４）。この様に未使用メモリエリアに対して書き込むこ
とによって、リードアクセスしたときに、未使用メモリ
エリアに対するデータ誤りを検出し得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はイリーガルメモリアク
セス検出方式に関し、例えば記憶装置に対するリードア
クセス要求がイリーガル（不当、Ｉｌｌｅｇａｌ）か否
かを検出し得るものである。

【０００２】

【従来の技術】一般に汎用計算機システムにおいては、
記憶装置にＣＰＵや入出力装置などからライトアクセス
やリードアクセスなどが行われる。

【０００３】そして、例えば、記憶装置によっては、メ
モリライト系アクセスのガード機能を備えているものが
ある。このガード機能とは、例えば、メモリプロテクト
機能などと呼ばれる機能がある。このメモリプロテクト
機能を使用することで、ＣＰＵからの未使用メモリ領域
に対するライトアクセスの検出は可能である。

【０００４】しかしながら、ＣＰＵからの未使用メモリ
領域（エリア）に対するリードアクセスについては、特
別なガード機能は一般にない。しかも、未使用メモリ領
域に対してもメモリパリティ除去を目的に初期設定を行
うため、誤ったリードアクセスによっても正常にデータ
リードが実行されてしまう。

【０００５】この初期設定とは、例えば、未使用メモリ
エリア（領域）に対して、１アドレスごとに１ワードデ
ータとして、全ビット０を書込み、これに対応したパリ
ティビットデータを書込んでいた。

【０００６】例えば、奇数パリティ方式でワードデータ
に対してパリティビットを付加する場合を想定する。こ
の奇数パリティ方式で例えば、４ビットワードデータが
「００００」の場合、この４ビットワードデータの１の
数が奇数になる様にパリティビットを付加するので、こ
のワードデータ「００００」に対して奇数１ビットパリ
ティビットデータは「１」となる。

【０００７】そして、この様な未使用メモリエリア（領
域）に対するリードアクセスをリードアクセスエラーと
して検出することは出来なかった。

【０００８】そして、上述の様な未使用メモリ領域（エ
リア）に対するリードアクセスを、イリーガルメモリア
クセスと呼ぶ。

【０００９】

【発明が解決しようとする課題】上述の様な未使用メモ
リ領域（エリア）に対するリードアクセスを、アクセス
エラーとすることなく、計算機システムの動作を継続さ
せると、目的とするデータでない、不確定なデータに基
づくリードデータをＣＰＵや入出力装置に与えることに
なる。

【００１０】この様な不確定なリードデータを使用する
ことによって、この計算機システムの誤った処理が行わ
れたり、誤動作が生じたり、また、重度故障などの発生
の可能性があり、この計算機システムの信頼性を低下さ
せるという問題があった。

【００１１】しかも、上述の様な未使用メモリ領域（エ
リア）からの不確定なリードデータを用いて、ＣＰＵや
入出力装置が処理することによって、この計算機システ
ムの動作が停止などした場合には故障解析を行う。この
故障解析で動作履歴などを解析して故障原因などを探求
する。しかしながら、この故障原因がイリーガルメモリ
アクセスによる故障であるのか、その他の原因（ハード
ウエアの故障や、プログラムの異常など）によるものな
のかを判別することは非常に困難である。つまり、正確
に故障原因を知ることができないという問題が生じる。

【００１２】従って、上述の様なイリーガルメモリリー
ドアクセスを検出でき、しかも、このイリーガルメモリ
リードアクセスが起きても計算機システムにおける処理
において障害を生じにくくさせるものが要請されてい
た。

【００１３】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、例えば、記憶装置
の未使用メモリ領域（エリア）に対するイリーガルリー
ドアクセスを検出し得るイリーガルメモリアクセス検出
方式を提供することである。

【００１４】

【課題を解決するための手段】この発明のイリーガルメ
モリアクセス検出方式は、以上の目的を達成するため
に、データとデータ誤り検出用情報とが書込まれている
メモリ手段と、リードアクセス要求の供給によって指定
されるアドレスの上記書込みデータとデータ誤り検出用
情報とからデータ誤りか否かを判断する判断手段とを備
え、上記リードアクセス要求がイリーガルメモリアクセ
スか否かを検出するイリーガルメモリアクセス検出方式
において、以下の様な特徴的な構成で実現した。

【００１５】つまり、上記メモリ手段には、使用メモリ
エリアに対して、書込みデータとこのデータに応じた上
記データ誤り検出用情報とが書込まれていて、未使用メ
モリエリアに対して、無意味なデータと読出し時にデー
タ誤りを出力させるデータ誤り検出用情報とを格納して
いて、上記判断手段は、上記リードアクセス要求によっ
て指定される上記メモリ手段のアドレスのデータとデー
タ誤り検出用情報とからデータ誤りか否かの判断を行
い、データ誤りと判断されるとイリーガルメモリアクセ
スと検出することを特徴とする。

【００１６】

【作用】この発明のイリーガルメモリアクセス検出方式
によれば、使用メモリエリアに対するリードアクセス要
求に対してはデータに応じたデータ誤り検出用情報が格
納されているので、上記判断手段（例えば、パリティ検
査など）によってデータ誤りと検出することはない。

【００１７】従って、使用メモリエリアに対するリード
アクセス要求に対しては、イリーガル（不当な）アクセ
スとしては判断されず、リーガル（正当な）アクセスと
して検出し得る。

【００１８】一方、未使用メモリエリアに対するリード
アクセス要求に対しては、無意味なデータと読出し時に
データ誤りを出力させるデータ誤り検出用情報（パリテ
ィビットデータ）とが書込まれているので、上記判断手
段（例えば、パリティ検査など）によってデータ誤りと
して検出することができる。

【００１９】従って、この様に未使用メモリエリアに対
するリードアクセス要求に対しては、イリーガルなアク
セスとして検出することができる。

【００２０】

【実施例】次にこの発明のイリーガルメモリアクセス検
出方式を一般的な構成の計算機システムに適用した場合
の好適な一実施例を図面を用いて説明する。

【００２１】図２はこの一実施例の計算機システムの構
成図である。

【００２２】この図２において、この計算機システム
は、一般的な計算機システムの構成であって、ＣＰＵ２
１とメモリ装置２２と入出力装置２３とから構成されて
いる。そして、メモリ装置２２にはプログラムやデータ
などが格納されており、ＣＰＵ２１や入出力装置２３な
どからライトアクセスやリードアクセスなどが行われ
る。しかも、このメモリ装置２２にはメモリ使用領域と
未使用領域とが存在する。

【００２３】図３はこの一実施例のメモリ装置２２の説
明図である。

【００２４】この図３のメモリ装置２２の説明図におい
て、このメモリ装置２２は未使用メモリ管理表Ａによっ
て、未使用エリアＡ１２と、Ａ３４とが管理されてい
る。そして、この未使用エリア１２は、先頭アドレスＡ
１から最終アドレスＡ２で指定されるエリアである。更
に、未使用エリアＡ３４は、先頭アドレスＡ３から最終
アドレスＡ４で指定されるエリアである。

【００２５】従って、このメモリ装置２２においては、
ＣＰＵ２１や入出力装置２３からの上記の未使用エリア
に対するリードアクセス要求が供給された場合は、イリ
ーガルアクセス要求として検出する。

【００２６】次にこのメモリ装置２２の基本的な使用メ
モリエリアと未使用メモリエリアに対するデータ書込み
の機能について説明する。

【００２７】図４はメモリ装置２２に対するデータ書込
みの概要を表すフローチャートである。

【００２８】この図４のデータ書込みのフローチャート
において、未使用メモリエリアに対するイリーガルメモ
リアクセスをパリティビットエラーとして検出させるた
めに、プログラムの要求によってメモリ装置２２で未使
用メモリエリアのワードデータＤに対するパリティビッ
トＰのロック要求が生起される。このロック要求によっ
てメモリ装置２２はチェックビット（パリティビット）
のロック表示をＯＮとする。

【００２９】また、使用メモリエリアに対しては、通常
に書込みデータに応じたチェックビット（パリティビッ
ト）データを書込むために、チェックビット（パリティ
ビット）をロックさせないので、上記ロック表示をＯＦ
Ｆにさせる。この様な一例の条件に基づき未使用メモリ
エリアに対するワードデータとパリティビットデータと
を書き込むものとする。

【００３０】まず、使用メモリエリアに対するデータ書
込みにおいて、メモリ装置２２において、チェックビッ
ト（パリティビット）に対するロック表示がＯＦＦにさ
れると（Ｓ４１）、書込みデータＤ１（ワードデータ）
に応じて所定のパリティ検出方法によるパリティビット
データＰ１（チェックビットデータ）が決定される（Ｓ
４２）。そして、次に得られたチェックビットデータＰ
１とワードデータＤ１とを使用メモリエリアのアドレス
に書き込む（Ｓ４３）。

【００３１】一方、チェックビットＰ（パリティビッ
ト）をロックさせるためのロック表示がＯＮにされると
（Ｓ４１）、書込みデータＤｎ（ワードデータ）に対し
て、チェックビットデータＰは、書込みデータＤｎの直
前の書込みデータＤ_ｎ−１に対応するチェックビットデ
ータＰ_ｎ−１を未使用メモリエリアに書き込む（Ｓ４
４）。次にロック表示をＯＦＦに設定して（Ｓ４５）、
書込み動作を終了する。

【００３２】次に上述の図３のメモリ装置２２の構成に
おける未使用メモリエリアＡ１２及びＡ３４に対するイ
リーガルメモリ検出のためのデータ書込みの方法につい
て詳細を説明する。

【００３３】図１は未使用メモリエリアに対するデータ
書込み処理のフローチャートである。

【００３４】この図１のフローチャートにおいて、未使
用メモリエリアＡ１２に対する先頭アドレスＡ１をＡに
設定する（Ｓ１）。そして、このＡ番地にある１ワード
データとして、１６進数８桁で「０００１０００１」
（４×８＝３２ビット）と、このワードデータに対する
８ビット奇数パリティビットデータＰとして、「１１１
０１１１０」を付加して格納する（Ｓ２）。つまり、奇
数パリティ（Ｏｄｄ Ｐａｒｉｔｙ）の場合は、論理１
のビット数が奇数になる様に、パリティビットを付加す
る。

【００３５】次にチェックビットロック表示をＯＦＦか
らＯＮにする（Ｓ３）。そして、再びＡ番地にあるワー
ドデータとして、１６進数で「００００００００」と、
これに無関係な８ビット奇数パリティビットデータＰと
して、上記「１１１０１１１０」を付加して格納する
（Ｓ４）。

【００３６】つまり、このＳ４の書込みによって、ワー
ドデータ（各１６進数）「００００００００」と、Ｓ２
においてワードデータ（１６進数）「０００１０００
１」に対応した８ビット奇数パリティビットデータＰ
「１１１０１１１０」を書込むことによって、Ｓ４の書
込みワードデータと全く無関係なパリティビットデータ
を書き込むことができる。

【００３７】次に上記Ａ番地と未使用メモリエリアＡ１
２の最終アドレスＡ２が一致するか否かを判断する（Ｓ
５）。ここで最終アドレスＡ２まで書込まれていなけれ
ば、アドレスＡをＡ＋１して（Ｓ７）、再びＳ２に戻り
書込み処理する。そして、Ｓ５において、ある未使用メ
モリエリアＡ１２の最終アドレスＡ２まで書込みが終了
したと判断されると、次に全未使用メモリエリアに対し
て書込み処理が終了したか否かを判断する（Ｓ６）。

【００３８】一例の図３に示す様に未使用メモリエリア
Ａ３４が残されていると、再び上記Ｓ１〜Ｓ５、Ｓ７の
処理を繰り返して、未使用メモリエリアＡ３４に対して
もワードデータ（１６進数）「００００００００」に対
して無関係な８ビット奇数パリティビットデータＰ「１
１１０１１１０」を書込む。

【００３９】次に以上の様にしてワードデータとパリテ
ィビットデータが書込まれたメモリ装置２２に対するイ
リーガルメモリアクセス検出のための動作について説明
する。

【００４０】図５は一実施例のイリーガルメモリアクセ
ス検出のフローチャートを示す。

【００４１】この図５のフローチャートにおいて、メモ
リ装置２２は供給されるアクセス要求がリードアクセス
要求であると判断すると（Ｓ５１）、次にこのリードア
クセス要求によって指定されるアドレスのワードデータ
とパリティビットデータとからパリティチェック（パリ
ティ検査）を行う（Ｓ５２）。

【００４２】次にＳ５２のパリティ検査結果にデータ誤
り（データエラー）であるか否かを判断する（Ｓ５
３）。データ誤りと判断されると、このリードアクセス
はイリーガルメモリアクセスと判断する。つまり、未使
用メモリエリアに対するリードアクセスと判断する。

【００４３】そして、このデータエラーとなったリード
アクセス要求によって指定されていたアドレス情報を保
持出力する（Ｓ５４）。このデータエラーのときの出力
アドレス情報は、後述する図６における、エラー分析処
理に利用される。

【００４４】一方、上記Ｓ５３のデータエラーの判断に
おいて、データ正常と判断されると、上記リード要求に
よって指定されるアドレスのデータを読み出す（Ｓ５
５）。そして、再び上記Ｓ５１におけるリードアクセス
要求の待ち状態にはいる。

【００４５】以上が一例のイリーガルメモリアクセス検
出の流れである。

【００４６】次に未使用メモリエリアに対するイリーガ
ルメモリアクセス検出情報が出力された場合のエラー分
析処理について説明する。

【００４７】図６は一実施例のエラー（故障）分析処理
のフローチャートである。

【００４８】この図６のフローチャートは、イリーガル
メモリアクセスが検出された場合の原因がどこにあるか
を分析するためのフローチャートである。

【００４９】例えば、メモリ装置２２の未使用メモリエ
リアに対するリードアクセスに対して、上述の図１の場
合の無意味な１６進数８桁（３２ビット）のワードデー
タ「００００００００」に対するデータ誤りを出力させ
る２進数８桁のパリティビットデータ「１１１０１１１
０」との奇数パリティ検査によって、２ビットエラーが
検出されることになる。

【００５０】尚、例えば、上記１６進数８桁のワードデ
ータ「００００００００」に対して正常に２進数８桁で
奇数パリティビットデータを求めると、「１１１１１１
１１」となる。従って、上記データ誤りを出力させる２
進数８桁のパリティビットデータ「１１１０１１１０」
は２ビット誤りを起こしていることが解る。

【００５１】そして、エラー検出に伴ってメモリ装置２
２は、このデータエラーのときのアドレス情報を出力す
る（Ｓ６１）。

【００５２】次にこのエラーのときのアドレス情報をプ
ログラム内容に従って判断する。つまり、未使用メモリ
Ａ１２又はＡ３４（図３に図示）の領域のアドレスであ
るか、それとも使用メモリエリアＢ０１又はＢ２３（図
３に図示）に対するものであるか否かを判断する（Ｓ６
２）。

【００５３】そして、もし使用メモリ領域に対するアド
レス情報である場合は、メモリ装置２２の故障（Ｓ６
３）によるデータエラーの発生と判断することができ
る。

【００５４】一方、上記Ｓ６２のアドレス情報の判断に
よって、未使用メモリ領域に対するアドレス情報である
場合は、次にプログラム内容に従ってインターラプト
ソース（Ｉｎｔｅｒｒｕｐｔ Ｓｏｕｒｃｅ、割り込み
原因）の判定（確認）を行う（Ｓ６４）。つまり、リー
ドアクセス要求がＣＰＵ２１からのアクセス要求による
ものか、それとも入出力装置（ＩＯ装置）２３からの要
求によるものであるかを判断する。

【００５５】そして、ＣＰＵ２１からの要求によるもの
である場合は、上記データエラーは、プログラムの故障
などによるものと判断される（Ｓ６５）。

【００５６】一方、上記Ｓ６４のインターラプト ソー
ス（ＩＳ）の判定（確認）において、入出力装置（ＩＯ
装置）からのリードアクセス要求によるものと判定（確
認）されると、次に入出力装置（ＩＯ装置）２３からメ
モリ装置２２に対するリードアクセスのオーダ情報が正
常であったか否かを判断（分析）する（Ｓ６６）。

【００５７】つまり、未使用メモリエリアに対するリー
ドアクセスのオーダ情報である場合は、オーダ情報の異
常であって、この原因はプログラムの故障（Ｓ６５）と
判断する。一方、上記Ｓ６６のオーダ分析によって、入
出力装置（ＩＯ装置）２３からメモリ装置２２に対する
オーダ情報が正常であると判断される場合は、入出力装
置（ＩＯ装置）２３の故障と判断する（Ｓ６７）。

【００５８】以上の様な処理フローによって、データエ
ラーの原因を分析することができる。

【００５９】以上の一実施例の計算機システムによれ
ば、メモリ装置２２の使用メモリエリアには書き込むワ
ードデータに応じた奇数パリティビットデータが書き込
まれているので、この使用メモリエリアに対してリード
アクセス要求が供給されると、正当にデータは読み出さ
れる。

【００６０】しかしながら、未使用メモリエリアに対し
ては無意味なワードデータに対して読出し時にデータ誤
りを出力させる奇数パリティビットデータが書き込まれ
ているので、この未使用メモリエリアに対するリードア
クセス要求が供給されると、データエラーを発生させ、
イリーガルメモリアクセスとして検出させることができ
る。

【００６１】しかも、このイリーガルメモリアクセスを
検出した時のアドレス情報がメモリ装置２２から出力さ
れるので、このイリーガルメモリアクセスの検出がどの
様な原因で起きたかを分析して、故障箇所を明確にさせ
ることができる。

【００６２】従って、信頼性の高い計算機システムを実
現することができる。

【００６３】尚、以上の一実施例において、メモリ装置
の種類は特に限定するものではなく、例えば、ＲＯＭメ
モリ装置や、ＲＡＭメモリ装置や、磁気ディスク装置
や、磁気テープ装置や、その他の固体記憶素子（例え
ば、バブルメモリ）を使った記憶装置などであってもよ
い。

【００６４】また、図２の計算機システムの構成につい
ては、この構成に限定するものではない。

【００６５】更に、以上の一実施例においては、イリー
ガルメモリアクセス検出方式を計算機システムに適用し
た一例を説明したが、これに限定するものではない。例
えば、電子交換機内のメモリ部と処理部と通信制御部な
どから構成される部分においても同じ様に適用すること
ができる。

【００６６】更にまた、以上の一実施例のメモリ装置２
２において、書き込むワードデータを３２ビットとし、
パリティビットデータを８ビットとしたが、このビット
数に限定するものではない。

【００６７】しかも、データ誤り検出用情報として、奇
数パリティ検出用のパリティビットデータを一例として
説明したが、これに限定するものではない。他の例えば
ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅ
ｃｋ）データ誤り検査方式などによるものであってもよ
い。

【００６８】また、以上の一実施例のメモリ装置におい
ては、データとパリティビットデータとを格納するメモ
リ部分と、データ誤りを判断する判断部分とを同じメモ
リ装置内に備える一例を示したが、これに限定するもの
ではない。例えば、メモリ部分と、判断部分は、別々の
装置などで備える構成であってもよい。

【００６９】更に、未使用メモリエリアに対する無意味
なワードデータの書き込みと、読み出し時にデータ誤り
出力させる奇数パリティビットデータの書き込みの手順
についても、図１のフローチャートの手順に限定される
ものではない。

【００７０】

【発明の効果】以上述べた様にこの発明のイリーガルメ
モリアクセス検出方式によれば、メモリ手段には、使用
メモリエリアに対して、書込みデータとこのデータに応
じた上記データ誤り検出用情報とが書込まれていて、未
使用メモリエリアに対して、無意味なデータと読出し時
にデータ誤りを出力させるデータ誤り検出用情報とを格
納していて、判断手段は、上記リードアクセス要求によ
って指定される上記メモリ手段のアドレスのデータとデ
ータ誤り検出用情報とからデータ誤りか否かの判別を行
い、データ誤りと判断されるとイリーガルメモリアクセ
スと検出するので、使用メモリエリアに対するリードア
クセス要求はリーガル（正当な）メモリアクセスとして
判断でき、一方、未使用メモリエリアに対するリードア
クセスはイリーガル（不当な）メモリアクセスとして検
出することができる。

【００７１】従って、この発明によれば信頼性の高い装
置の実現に効果的である。

【図面の簡単な説明】

【図１】この発明の一実施例の未使用メモリ領域へのデ
ータ書込み処理のフローチャートである。

【図２】一実施例の計算機システムのハードウエア構成
図である。

【図３】一実施例のメモリ装置の説明図である。

【図４】一実施例のメモリ装置のデータ書込みのフロー
チャートである。

【図５】一実施例のイリーガルメモリアクセス検出のフ
ローチャートである。

【図６】一実施例のエラー分析処理のフローチャートで
ある。

【符号の説明】

２２…メモリ装置、Ａ１２、Ａ３４…未使用（メモリ）
エリア、Ｂ０１、Ｂ２３…使用（メモリ）エリア。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮田 信一 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内

Claims (1)

【特許請求の範囲】
1. 【請求項１】 データとデータ誤り検出用情報とが書込
   まれているメモリ手段と、リードアクセス要求の供給に
   よって指定されるアドレスの上記書込みデータとデータ
   誤り検出用情報とからデータ誤りか否かを判断する判断
   手段とを備え、上記リードアクセス要求がイリーガルメ
   モリアクセスか否かを検出するイリーガルメモリアクセ
   ス検出方式において、 上記メモリ手段には、使用メモリエリアに対して、書込
   みデータとこのデータに応じた上記データ誤り検出用情
   報とが書込まれていて、未使用メモリエリアに対して、
   無意味なデータと読出し時にデータ誤りを出力させるデ
   ータ誤り検出用情報とを格納していて、 上記判断手段は、上記リードアクセス要求によって指定
   される上記メモリ手段のアドレスのデータとデータ誤り
   検出用情報とからデータ誤りか否かの判断を行い、デー
   タ誤りと判断されるとイリーガルメモリアクセスと検出
   することを特徴とするイリーガルメモリアクセス検出方
   式。