JPH0512824Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は主処理装置（以下MPUと呼ぶ）が
DMAコントローラ等の補助コントローラ等に共
通バスの使用権をわたしている間に該コントロー
ラ等に異常が発生した場合に、その異常を直ちに
検知し共通バスの使用権を開放できるようにした
画像処理装置に関する。

〔従来の技術〕

従来の画像処理装置として、例えば、特開昭57
−101972号に開示された第４図に示すものがあ
る。この画像処理装置は、原稿画像を光電変換し
て読取るCCD等のラインセンサを有してリーダ
部１と、リーダ部１からシリアルに出力される電
気信号化された原稿の画像情報を所定の大きさの
原稿一枚分を単位として記憶する半導体ダイナミ
ツクメモリで構成されるバツフアメモリ２と、バ
ツフアメモリ２に記憶されシリアルに出力される
画像情報により紙の如く記録材に画像形成するレ
ーザビームプリンタよりなるプリンタ部３と、ペ
ージメモリ２に記憶された画像情報を全て或いは
一部を格納しバツフアメモリ２への画像情報の転
送を行なうと共に画像処理情報を記憶するデイス
クメモリ４と、リーダ部１から出力される画像情
報、バツフアメモリ２に記憶された画像情報及び
デイスクメモリ４に格納された画像情報を画像処
理する画像処理部５と、利用者が画像処理部５へ
画像処理のための画像情報を入力するデジタイザ
６と、デジタイザ６により入力された処理情報を
表示し、利用者に対話型式で処理情報の入力或い
は補正等を容易に行なわせるためのCRT７と、
マルチバス８を介してバツフアメモリ２及び画像
処理部５に接続されて画像情報の画像処理部５を
介さずに画像情報を転送するいわゆるDMA（ダ
イレクトメモリアクセス）転送を制御するDMA
コントローラ９とより構成される。以上のうち、
バツフアメモリ２、デイスクメモリ４、画像処理
部５及びDMAコントローラ９の各々の組合せ画
像処理制御部１０として示している。

以上の構成において、原稿画像はリーダ部１の
ラインセンサで読取られ、光電変換したシリアル
な原稿一枚分以上の本考案は主処理装置（以下
MPUと呼ぶ）がDMAコントローラ等の補助コ
ントローラ等に共通バスの使用出力がバツフアメ
モリ２に記憶される。このメモリ２に記憶された
画像情報の全部或いは一部は、DMAコントロー
ラ９を介してデイスクメモリ４に記憶される。

DMAコントローラ９はマルチバス８をDMA
制御し、デジタイザ６に入力した処理情報に基づ
いて画像処理部５を制御する。このDMA制御に
よつて利用者の操作が容易となり、処理速度の高
速化を図ることができる。

このようにマルチバス８を備えたことによつ
て、DMA動作中でも画像処理部５に内蔵されて
いるMPUを動作させることができる。因みにマ
ルチバス８〜有しない場合第２の従来の画像処理
装置の場合、補助コントローラは通常、MPUと
同一のバスを使用してデータの転送及び処理を行
なつているため、この期間はMPUによるメモリ
アクセスが不可能となり、MPUの処理を停止さ
せねばならず、プログラムを実行することができ
ない。

また、特開昭59−96311号公報に示されるよう
に、共通バスに対して複数のバス使用装置が接続
されるとともに各バス使用装置が上記共通バスを
使用して所定の処理を行うシステムにおいて、上
記共通バスの使用許可を選択されたバス使用装置
に与える集中管理部を設けるとともに該集中管理
部にタイマー手段を設け、該バスの使用許可を与
える際該タイマー手段を起動してタイマ手段によ
り定められた時間内に規定の動作が行われないと
き上記タイマー手段から発生された信号に基づき
バスシーケンスの閉塞を防止するようにしたバス
集中監視方式が提案されているが、この方式にあ
つては、DMA制御装置が共通バスの使用を開始
してから使用を終了するまでの時間を所定の時間
と比較してDMA制御装置における異常の発生を
検知するものであるため、データの転送を行つて
いるときに異常が発生した場合、異常発生時点で
直ちに異常の発生を検知することができず、異常
発生による悪影響を防止するための処理や異常状
態から正常状態に回復するための処理を速やかに
行うことができないものであつた。

また、異常が発生した装置を共通バスから分離
するものであるため、正常に戻すための処理を共
通バスを通じて行うことができないものであつ
た。

〔考案が解決しようとする問題点〕

しかし、前記第２の従来の画像処理装置によれ
ば、補助コントローラ等にバスの使用権が与えら
れているときに、該補助コントローラ等に停止が
生じた場合に、異常を検知し、MPUにバス使用
権を戻す機能が設けられていないため、装置を何
らかの手段で動かすことができないばかりかオペ
レータに警告することもできないため、装置の信
頼性及び保全性に劣るものであつた。また、マル
チバス（ローカルバス）を有している前記第一の
従来の画像処理装置の場合には、画像処理部の
MPUの動作と並行してDMA動作が可能である
ものの、装置の構成が複雑になるばかりでなく、
異常検知手段がないために、結局DMA動作が終
了するまでシステムとしての作業を開始できない
不具合がある。

さらに、前記バス集中監視方式にあつては、デ
ータ転送開始直後にDMA制御装置に異常が発生
してその動作が停止しても、この異常を直ちに検
知できず、予め様々なデータを転送できる様に余
裕をもつてタイマーに設定された所定の設定時間
後にならないと検知できないため、異常を検知す
るまでにむだな時間を費やすとともに、正常に戻
すための処理を行うことができないため、システ
ム全体の効率を低下させる恐れがあつた。

〔問題点を解決するための手段及び作用〕

本考案は上記に鑑みてなされたものであり、バ
ス使用権がDMA制御装置等の補助コントローラ
にあるときの該補助コントローラ等の異常を直ち
に検知できるようにするため、共通バス使用中に
アドレスまたはデータをストローブするためのス
トローブ信号を用いてバスの使用状況を監視し、
ストローブ信号が停止したこともしくはストロー
ブ信号の一時的な欠落をもつて異常を検知し、異
常発生と同時に該補助コントローラ等をリセツト
して共通バスの使用権を解放するとともに主処理
装置に異常発生を知らせるようにした画像処理装
置を提供するものである。

〔実施例〕

以下、本考案による画像処理装置を詳細に説明
する。

第１図は本考案の一実施例を示し、原稿を
CCD等により読み取る画像入力部１１と、該画
像入力部１１よりの読取データを２値のデジタル
データに変換して拡大、縮小、回転、合成等の各
種の処理を実行する画像処理部１２と、該画像処
理部１２による処理結果を画面に表示するモニタ
テレビ１３と、画像処理部１２の処理結果を記録
紙に印字出力するプリンタ１４とより構成され
る。

画像処理部１２は、画像処理を実行させる為の
プログラムが格納されたROM１５と、該ROM
１５のプログラムに従つて処理を実行するMPU
１６と、MPU１６の処理結果、画像入力データ
等を記憶するRAM１７と、MPU１６を介する
ことなくRAM１７の画像データを読み出すため
のDMA制御装置（以下DMAコントローラ
DMACと呼ぶ）と、バス２０の使用権がDMAC
１８に渡されているときのバス２０の異常を検出
するバス異常検出回路１９とより構成される。

バス異常検出回路１９は、第２図に示すよう
に、MPU１６とDMAC１８の間に接続され、バ
ス２０のアドレスストローブ（）又はデータ
ストローブ（）が一定時間以上に亘つて不使
用の場合にDMAをリセツトする信号
（）２１及びMPU１６に割込み信
号（）２２を出力する機能を有している。
DDMAC１８よりMPU１６に対しては、（MPU
１６に対する）バス使用要求信号（バスリクエス
ト信号：）及びDMAC１８がバス２０を使用
中であることを示す為の信号（バスグランドアク
ノリツジ：）２３が付与され、また、
MPU１６よりDMAC１８に対しては、（MPU１
６よりの）バス使用許可信号（）を付与して
いる。また、MPU１６からバス異常検出回路１
９に対し、該回路１９よりの信号２２に対
する割込み承認信号２４が出力される。

第３図はバス異常検出回路１９の詳細を示し、
AS（又は）信号線よりストローブ信号が入力
されるごとに、その立下がりに同期して一定時間
幅の矩形波信号を出力するリトリガブルモノマル
チバイブレータ（以下、モノマルチと称す）１９
ａと、信号２３の反転信号を出力するイ
ンバータ１９ｂと、モノマルチ１９ａの端子出
力とインバータ１９ｂの出力とのAND条件をと
り負論理の信号２１を出力する
NANDゲート１９ｃと、該NANDゲート１９ｃ
をセツト端子（）に入力すると共にMPU１６
よりの信号２４をリセツト端子（）
に入力し、その端子よりMPU１６に与えるた
めの割込み信号２２を発生するRSフリツプ
フロツプ（以下、RSFFと称する）１９ｄとより
構成される。

以上の構成において、先ずシステムが正常に動
作している場合を説明する。データの転送が
DMAによつて行なわれる場合、MPU１６から
DMAC１８にデータ転送を指示（転送元、転送
先、転送量等）するコマンドがDMAC１８にセ
ツトされる。このコマンドに従つてDMAC１８
は、内部及び周辺デバイスをイニシヤライズした
のち、MPU１６にバス２０の使用要求信号
（）を出力する。この信号に対してMPU１６
よりバスの使用許可信号（）をDMAC１８に
返送する。DMAC１８は信号を検出するとと
もにバス２０を使用中である旨の信号を
MPU１６に送出し、DMA（ダイレクトメモリア
クセス）を開始する。DMA処理が完了すると、
DMAC１８は信号を無効（正論理の
BGACKを出力）にし、再度MPU１６の動作を
可能にする。尚、DMAによるデータ転送が正常
に行なわれている間、信号は定期的にモノマ
ルチ１９ａをトリガし、その端子は“Ｌ”レベ
ル状態を継続する。従つて、NANDゲート１９
ｃはAND条件が成立さず、信号を
発生することがない。このNANDゲート１９ｃ
の出力が“Ｈ”レベルにあるためRSFF１９ｄの
Ｑ端子は“Ｈ”レベルのままにあり、信号
も発生しない。この場合、モノマルチ１９ａのパ
ルス幅は、バスが正常に動作しているときの
信号の最大間隔以上に設定しておく必要がある。

次に、バスの異常検出について説明する。
DMAC１８が信号を発生してDMA動作
に入るまでの過程は前述の通りであるので重複す
る説明を省略する。DMAC１８或いは周辺デバ
イスに異常が発生すると、DMA動作は途中で停
止、信号はは“Ｈ”又は“Ｌ”のレベル状
態のまま変化しなくなる。この結果、モノマルチ
１９ａのパルス幅以上の時間が経過しても再トリ
ガされず、端子は“Ｌ”レベルから“Ｈ”レベ
ルに戻される。従つて、信号が入力され
ていれば、NANDゲート１９ｃより
DMARESET信号２１が発生し、更に、RSFF１
９ｄが起動してその端子が“Ｌ”レベルにな
り、信号２２が発生する。信
号によつて、DMAC１８はイニシヤライズされ、
バス２０の使用権を消滅すると共に、信
号を無効にすることによつてMPU１６は再度動
作を開始する。これによつてMPU１６は動作を
再開すると共に、割込み信号がバス異常検
出回路１９より出力されていることを確認したの
ち、割込み承認信号２４をバス異常検
出回路１９に出力する。この信号２４
によつてRSFF１９ｄがリセツトされ、バス異常
に対する割込み処理（DMA動作の再試行、オペ
レータに対する異常警告等）を実行する。

尚、以上の実施例においては、異常検出回路１
９に対する入出力信号を負論理で示したが、これ
はMPU１６として、MC６８０００を用いた場
合を想定して説明したものであり、用いるMPU
に応じて正論理で処理することも可能である。

また、第１図の構成では、補助コントローラと
してDMACを１基のみ設ける例を示したが、任
意数を設けることが可能である。

〔考案の効果〕

以上説明したように、本考案の画像処理装置に
よれば、DMA制御装置が共通バスを使用してい
る場合にアドレスまたはデータのストローブ信号
を監視し、次信号の発生するまでの時間が或る時
間以上に及ぶこと、すなわちストローブ信号の停
止あるいはストローブ信号の一時的な欠落をもつ
て異常とみなしたため、データ転送時の異常の発
生を直ちに検知することができ、また、異常発生
とともにDMA制御装置をリセツトするようにし
たため、バスの使用権を速やかに主処理装置に戻
すことができるようになり、装置の信頼性及び保
全性を向上させることができるばかりでなく、シ
ステム全体の効率向上が図れる。

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツク図、
第２図は本考案に係るバス異常検出回路の周辺構
成を示す回路図、第３図は本考案に係るバス異常
検出回路の詳細回路図、第４図は従来の画像処理
装置を示すブロツク図。 符号の説明、１１……画像入力部、１２……画
像処理部、１３……モニタテレビ、１４……プリ
ンタ、１５……ROM、１６……MPU、１７…
…RAM、１８……DMAC、１９……バス異常検
出回路、１９ａ……リトリガブルモノマルチバイ
ブレータ（モノマルチ）、１９ｂ……インバータ、
１９ｃ……NANDゲート、１９ｄ……RSフリツ
プフロツプ（RSFF）。

Claims (1)

1. 【実用新案登録請求の範囲】 主処理装置と画像データを記憶するメモリと
   DMA制御装置とを共通バスにて接続し、前記
   DMA制御装置によつて前記主処理装置を介さず
   直接前記メモリに対して画像データの入出力を行
   なう画像処置装置において、 トリガ信号を受けて所定の設定時間後に出力を
   変化する再トリガ可能なタイマー手段と、 前記DMA制御装置が前記共通バスを使用中で
   あることを示す信号とアドレスまたはデータをス
   トローブする前記共通バスのストローブ信号とを
   入力し、前記DMA制御装置が前記共通バスを使
   用中である場合において或るストローブ信号を生
   成してから次のストローブ信号を生成するまでの
   時間間隔を前記タイマー手段を用いてモニター
   し、該時間間隔を前記タイマー手段の設定時間よ
   りも大きい場合に異常と検知する異常検知手段
   と、 この異常検知手段が異常を検知すると前記
   DMA制御装置をリセツトして前記共通バスを開
   放させるとともに、前記主処理装置に異常発生を
   知らせる異常回復手段とを備えたことを特徴とす
   る画像処理装置。