JPH04333963A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPH04333963A JPH04333963A JP3105351A JP10535191A JPH04333963A JP H04333963 A JPH04333963 A JP H04333963A JP 3105351 A JP3105351 A JP 3105351A JP 10535191 A JP10535191 A JP 10535191A JP H04333963 A JPH04333963 A JP H04333963A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- memory
- clock
- abnormality
- control part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 22
- 230000005856 abnormality Effects 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 230000006870 function Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 7
- 238000003745 diagnosis Methods 0.000 abstract description 6
- 230000004044 response Effects 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は障害処理方式に関し、特
に複数の入出力制御装置とメモリがデータバスで接続さ
れ、入出力制御装置，データバス，メモリの少なくとも
いずれかの異常検出時にシステムのクロックを停止して
診断制御部に報告を行い診断制御部が異常処理を行うシ
ステムの障害処理方式に関する。
に複数の入出力制御装置とメモリがデータバスで接続さ
れ、入出力制御装置，データバス，メモリの少なくとも
いずれかの異常検出時にシステムのクロックを停止して
診断制御部に報告を行い診断制御部が異常処理を行うシ
ステムの障害処理方式に関する。
【０００２】
【従来の技術】従来、この種のシステムでは、データバ
スで接続された複数の入出力制御装置がデータバスアク
セス中に異常が検出されると、まずバス調停部を含めて
システムのクロックを停止させる。その後、診断制御部
はデータバスを使ってメモリ内のログ情報採取を行おう
とするが、このときデータバスの調停を行わずに障害処
理を行っていた。
スで接続された複数の入出力制御装置がデータバスアク
セス中に異常が検出されると、まずバス調停部を含めて
システムのクロックを停止させる。その後、診断制御部
はデータバスを使ってメモリ内のログ情報採取を行おう
とするが、このときデータバスの調停を行わずに障害処
理を行っていた。
【０００３】
【発明が解決しようとする課題】この従来の障害処理方
式は、異常が検出された場合にバスが開放されず占有さ
れてしまうので、診断制御部はメモリとの通信によって
障害処理の動作を行えず、不完全な障害処理となる欠点
があった。
式は、異常が検出された場合にバスが開放されず占有さ
れてしまうので、診断制御部はメモリとの通信によって
障害処理の動作を行えず、不完全な障害処理となる欠点
があった。
【０００４】
【課題を解決するための手段】本発明の障害処理方式は
、複数の入出力制御装置とメモリと診断制御部とがデー
タバスを介して接続され、前記入出力制御装置，データ
バス，メモリの少なくともいずれかの異常検出時にシス
テムのクロックを停止して前記診断制御部に報告を行い
この診断制御部が異常処理を行う障害処理方式において
、前記異常を検出する障害検出手段と、この障害検出手
段により前記システムのクロック停止を行うクロック停
止手段と、前記クロックが停止したとき前記全装置がバ
スを開放するバス開放手段と、前記クロックが停止した
ときバス調停手段は現在行っていたバス調停機能を失い
無条件に前記診断制御部にバス使用権を与えることを特
徴とする。
、複数の入出力制御装置とメモリと診断制御部とがデー
タバスを介して接続され、前記入出力制御装置，データ
バス，メモリの少なくともいずれかの異常検出時にシス
テムのクロックを停止して前記診断制御部に報告を行い
この診断制御部が異常処理を行う障害処理方式において
、前記異常を検出する障害検出手段と、この障害検出手
段により前記システムのクロック停止を行うクロック停
止手段と、前記クロックが停止したとき前記全装置がバ
スを開放するバス開放手段と、前記クロックが停止した
ときバス調停手段は現在行っていたバス調停機能を失い
無条件に前記診断制御部にバス使用権を与えることを特
徴とする。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の障害処理方式の一実施例のブロック図
である。
。図１は本発明の障害処理方式の一実施例のブロック図
である。
【０００６】本実施例のシステムは複数の入出力制御装
置２１，〜２ｎとメモリ３がデータバス５で接続されて
おり、例えば入出力制御装置２１がメモリ３とのデータ
転送を行う場合には、まずバス調停部４にバスの使用要
求をバス要求１０によって送出し、バス応答９によりバ
スの使用許可応答を受けることによりメモリ３との転送
を開始する。
置２１，〜２ｎとメモリ３がデータバス５で接続されて
おり、例えば入出力制御装置２１がメモリ３とのデータ
転送を行う場合には、まずバス調停部４にバスの使用要
求をバス要求１０によって送出し、バス応答９によりバ
スの使用許可応答を受けることによりメモリ３との転送
を開始する。
【０００７】入出力制御装置２１がデータバス３を介し
てデータ転送を行っている時、入出力制御装置２１，メ
モリ３，データバス５のいずれかに異常が発生し、異常
通知７により障害検出回路６がこれを検出した場合には
、障害検出回路６はシステムのクロック停止をクロック
停止指示８を送出して全装置に伝えると共に、クロック
を停止させて全装置にその状態を保持させる。診断制御
部１はメモリ内のログ情報の採取のため、データバス５
を用いてメモリ３から障害情報の採取を行う。すなわち
、診断制御部１は全装置に対するクロック停止指示８を
契機としてバス出力をハイインピーダンス状態にして占
有されているデータバス５を開放する。また、データ転
送が終了したことにより次のバス調停を受け付けるはず
のバス調停部４は、クロックが停止したことによりデー
タ転送の終了条件が受信できないため、次のバス調停を
行える状態ではない。従って、バス調停部４はクロック
停止指示８によりバス調停機能を失い、診断制御部１か
らのバス要求に無条件にバス応答するので、データバス
５の使用権は診断制御部１となる。このため、診断制御
部１はメモリ３とのデータ転送を行い、メモリ３内のロ
グ情報採取を行って障害処理を行うことができる。
てデータ転送を行っている時、入出力制御装置２１，メ
モリ３，データバス５のいずれかに異常が発生し、異常
通知７により障害検出回路６がこれを検出した場合には
、障害検出回路６はシステムのクロック停止をクロック
停止指示８を送出して全装置に伝えると共に、クロック
を停止させて全装置にその状態を保持させる。診断制御
部１はメモリ内のログ情報の採取のため、データバス５
を用いてメモリ３から障害情報の採取を行う。すなわち
、診断制御部１は全装置に対するクロック停止指示８を
契機としてバス出力をハイインピーダンス状態にして占
有されているデータバス５を開放する。また、データ転
送が終了したことにより次のバス調停を受け付けるはず
のバス調停部４は、クロックが停止したことによりデー
タ転送の終了条件が受信できないため、次のバス調停を
行える状態ではない。従って、バス調停部４はクロック
停止指示８によりバス調停機能を失い、診断制御部１か
らのバス要求に無条件にバス応答するので、データバス
５の使用権は診断制御部１となる。このため、診断制御
部１はメモリ３とのデータ転送を行い、メモリ３内のロ
グ情報採取を行って障害処理を行うことができる。
【０００８】
【発明の効果】以上説明したように本発明は、異常を検
出した場合にバスを開放すると共にバス調停もリセット
するようにしたので、診断制御部がメモリとのデータ転
送を行うことにより障害処理の動作を支障なく行えると
いう効果を有する。
出した場合にバスを開放すると共にバス調停もリセット
するようにしたので、診断制御部がメモリとのデータ転
送を行うことにより障害処理の動作を支障なく行えると
いう効果を有する。
【図１】本発明の障害処理方式の一実施例のブロック図
である。
である。
１ 診断制御部
２１，〜２ｎ 入出力制御装置
３ メモリ
４ バス調停部
５ データバス
６ 障害検出回路
７ 異常通知
８ クロック停止指示
９ バス応答
１０ バス要求
Claims (1)
- 【請求項１】 複数の入出力制御装置とメモリと診断
制御部とがデータバスを介して接続され、前記入出力制
御装置，データバス，メモリの少なくともいずれかの異
常検出時にシステムのクロックを停止して前記診断制御
部に報告を行いこの診断制御部が異常処理を行う障害処
理方式において、前記異常を検出する障害検出手段と、
この障害検出手段により前記システムのクロック停止を
行うクロック停止手段と、前記クロックが停止したとき
前記全装置がバスを開放するバス開放手段と、前記クロ
ックが停止したときバス調停手段は現在行っていたバス
調停機能を失い無条件に前記診断制御部にバス使用権を
与えることを特徴とする障害処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105351A JPH04333963A (ja) | 1991-05-10 | 1991-05-10 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3105351A JPH04333963A (ja) | 1991-05-10 | 1991-05-10 | 障害処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04333963A true JPH04333963A (ja) | 1992-11-20 |
Family
ID=14405315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3105351A Pending JPH04333963A (ja) | 1991-05-10 | 1991-05-10 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04333963A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985980B1 (en) * | 2000-11-03 | 2006-01-10 | Xilinx, Inc. | Diagnostic scheme for programmable logic in a system on a chip |
| US7117416B1 (en) | 2000-08-17 | 2006-10-03 | Xilinx, Inc. | Method and apparatus to facilitate self-testing of a system on chip |
| CN114584488A (zh) * | 2020-11-30 | 2022-06-03 | 丰田自动车株式会社 | 通信装置、车辆、系统、以及判定方法 |
-
1991
- 1991-05-10 JP JP3105351A patent/JPH04333963A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7117416B1 (en) | 2000-08-17 | 2006-10-03 | Xilinx, Inc. | Method and apparatus to facilitate self-testing of a system on chip |
| US6985980B1 (en) * | 2000-11-03 | 2006-01-10 | Xilinx, Inc. | Diagnostic scheme for programmable logic in a system on a chip |
| CN114584488A (zh) * | 2020-11-30 | 2022-06-03 | 丰田自动车株式会社 | 通信装置、车辆、系统、以及判定方法 |
| CN114584488B (zh) * | 2020-11-30 | 2024-04-19 | 丰田自动车株式会社 | 通信装置、车辆、系统、以及判定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04333963A (ja) | 障害処理方式 | |
| JPS6115239A (ja) | プロセツサ診断方式 | |
| JPH01166161A (ja) | マルチプロセッサシステムの相互監視方式 | |
| JPH0314136A (ja) | マイクロプロセッサシステムの相互診断方式 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JP2818437B2 (ja) | 障害検出回路 | |
| JP2870837B2 (ja) | 中央演算処理装置の調停回路 | |
| JPH04105151A (ja) | 入出力制御装置 | |
| JPS61224056A (ja) | チヤネル障害検出処理方式 | |
| JPS61221849A (ja) | バス制御方式 | |
| JPH0248736A (ja) | 情報処理システム | |
| JPS61275967A (ja) | 並列計算機におけるステ−タス読出し装置 | |
| JPH03130853A (ja) | バス障害検出方式 | |
| JPS6210757A (ja) | プロセツサ制御方式 | |
| JPH03288205A (ja) | プログラマブルコントローラシステム | |
| JPH04293133A (ja) | 疎結合マルチプロセッサシステムにおける故障監視方式 | |
| JPH04139556A (ja) | リトライ制御方式 | |
| JPS63193254A (ja) | 共通入出力バス | |
| JPH0566799B2 (ja) | ||
| JPH0779489A (ja) | データ伝送装置 | |
| JPH0342750A (ja) | バス占有監視方式 | |
| JPH0644201A (ja) | 共有メモリを用いたコンピュータシステムの監視装置 | |
| JPS62162155A (ja) | 情報処理システム | |
| JPH03259350A (ja) | 診断障害検出方式 | |
| JPS62106564A (ja) | 情報処理システムの現用／予備切り替え制御方式 |