JPH0535901B2 - - Google Patents

Info

Publication number
JPH0535901B2
JPH0535901B2 JP23425387A JP23425387A JPH0535901B2 JP H0535901 B2 JPH0535901 B2 JP H0535901B2 JP 23425387 A JP23425387 A JP 23425387A JP 23425387 A JP23425387 A JP 23425387A JP H0535901 B2 JPH0535901 B2 JP H0535901B2
Authority
JP
Japan
Prior art keywords
data
data transfer
counter
outputs
overrun
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23425387A
Other languages
English (en)
Other versions
JPS6476355A (en
Inventor
Shigeo Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP23425387A priority Critical patent/JPS6476355A/ja
Publication of JPS6476355A publication Critical patent/JPS6476355A/ja
Publication of JPH0535901B2 publication Critical patent/JPH0535901B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理システムに関し、特に、デー
タチエインのオーバラン処理に関する。
(従来の技術) 従来、この種の情報処理システムは、主記憶装
置(以下MMと称す)を有効に活用するために、
データチエイン(以下DCと称す)機能を有する
ことが多い。例えば、MM上に100バイトのデー
タエリアを必要とする場合に、通常ならMM上の
どこかに100バイト以上の大きさを持つ空きエリ
アを必要とする。DCとは、このような場合に、
例えばA番地から50バイト、B番地から20バイ
ト、C番地から30バイトというように、いくつか
の空きエリアを併せることにより、要求されるデ
ータエリアを確保しようとするものである。この
ように、DCによれば、細かく分れた空きエリア
を有効に活用することができる。
第2図は従来の情報処理システムの一例を示す
図である。
図中、10はMM、20は中央処理装置(以下
CPUと称す)、30はI/Oプロセツサ(以下
IOPと称す)、40はプロセツサ制御ユニツト
(以下PCUと称す)、50はデバイス、101は
メモリバス、201はI/Oインタフエースをそ
れぞれ示す。従来、DCは、IOP30における機
能として実現されてきた。
一方、VLSI化等に伴う装置の小型化により、
第2図のIOP30とPCU40との近接が可能とな
り、第3図に示すように、I/Oインタフエース
201がI/Oインタフエースバス301へ変化
していく傾向にある。
このように、IOP30とPCU40との間がバス
構造を持つにつれて、間接的ながら、PCU40
はMM10のアドレスを意識することが可能とな
り、本来PCU40が行つていた機能を分担する
ことが可能となつてくる。
このような状況のもとに、DCの機能をPCU4
0で行うようになつてきた。即ち、IOP30は、
MM10またはCPU20から各PCU40への
Distributorとしての役割に重きを置くようにな
る。
ここで、従来、IOP30で行われていたDCの
概要を示す。
IOP30は、DC指示のコマンドを受理すると、
その次に続くコマンドを先のコマンドの実行終了
前にMM10から読出し、先のコマンドで指示さ
れたデータ転送が終了すると、速やかに次のデー
タ転送の準備を行う。これは、IOP30内のバツ
フアの余裕がなくなると、下位装置であるPCU
40側でもオーバラン障害につながる可能性があ
るので、即応が要求されているからである。IOP
30は、コマンドが終了した時点で、次のコマン
ドの準備を完了していない場合は、IOP30内の
障害をPCU40に伝えないようにするために、
オーバラン障害としてIOP30内で処理する場合
が多い。
(発明が解決しようとする問題点) PCUがDC機能を行うようになり、IOPでの思
想は、そのままPCUでの思想として受継がれた。
しかしながら、PCU側から見れば、従来よりも
機能が追加されたことになり、従来から有するプ
ロセツサ性能では、上述したようなオーバラン障
害が多発する可能性が生じてくるという問題点が
ある。
一方、PCUとデバイスとのデータ転送は、デ
バイスの性能及び動作に依存する場合が多い。例
えば、デバイスがプリンタ装置である場合には、
1行分の印字データをデバイスに転送すると、次
のデータ転送は、その1行分の印字が終了するま
で行う必要がないので、断続的に転送される。こ
のようなデータ転送とデータ転送との間のいわば
休止期間中にオーバラン障害が発生しても、動作
として何ら支障はなく、障害として処理するには
不向きである。
(問題点を解決するための手段) 上述の問題点を解決するために本発明が提供す
る情報処理装置は、DC機能をサポートする情報
処理システムにおいて、IOPとデバイスとの間に
設けられ、前記IOPを介してMMのアドレスを意
識する情報処理装置であつて、前記MMとのデー
タ転送数を、データを1ブロツク転送するごとに
減算し、0になつたときにカウンタ0通知信号を
出力するカウンタと、次に転送すべきデータ転送
数を格納し、このデータ転送数を格納している間
にデータ有効信号を出力する次カウントレジスタ
と、前記デバイスとのデータ転送を制御し、前記
デバイスのデータ転送状況を出力するデバイス転
送制御部と、前記カウンタからのカウンタ0通知
信号を入力した場合に、前記次カウントレジスタ
に前記データ転送数をセツトする要求を出力し、
この要求を行つたにもかかわらず前記次カウント
レジスタからのデータ有効信号を入力しなくて前
記デバイス転送制御部からのデータ転送状況がデ
ータ転送中を示す場合に、オーバラン検出通知を
出力するオーバラン検出部と、このオーバラン検
出部から前記データ転送数をセツトする要求を入
力した場合に、前記次カウントレジスタにデータ
転送数を設定してDC処理を行い、前記オーバラ
ン検出通知を入力した場合に、オーバラン障害処
理を行うマイクロプロセツサとを有することを特
徴とする。
(実施例) 以下、本発明の一実施例について図面を参照し
て説明する。
第1図は本発明の一実施例の情報処理装置の構
成を示す図である。
図中、1はマイクロプロセツサ、2はカウン
タ、3は次カウントレジスタ、4はデバイス転送
制御部、5はオーバラン検出部をそれぞれ示す。
カウンタ2は、データを1ブロツク転送するご
とに、データ転送数から1ずつ減算していく。次
にカウントレジスタ3には、次に転送すべきデー
タ転送数が格納される。
DC動作時に、オーバラン検出部5は、データ
転送中で、カウンタ2がカウントしている間に、
次カウントレジスタ3に有効データがセツトされ
ていることを示す有効信号100がインアクテイ
ブの場合には、次カウントレジスタ3に次のデー
タ転送数をセツトするようセツト要求信号400
をマイクロプロセツサ1へ出力する。一方、デバ
イス転送制御部4は、現在デバイスデータ転送が
行われているかまたは休止中であるかを示すデバ
イスデータ転送状況300をオーバラン検出部5
へ通知する。
この状態で、カウンタ2からカウントが0にな
つたことを示すカウント0通知信号200を入力
すると、オーバラン検出部5は、デバイス転送制
御部4から通知されたデバイスデータ転送状況3
00がデータ転送中の場合は、オーバラン障害通
知信号500をマイクロプロセツサ1へ出力す
る。これによりマイクロプロセツサ1は、オーバ
ラン障害処理に入る。また、デバイスデータ転送
状況が休止中の場合は、オーバラン障害通知信号
500を出力しない。
デバイスデータ転送の休止期間が持続している
間に次カウントレジスタ3に有効データがセツト
されると、このデータは即座にカウンタ2へ転送
され、カウント0通知信号200は解除される。
なお、有効信号100は、次カウントレジスタ
3に有効データがセツトされると一時的に出力さ
れるが、次カウントレジスタ3に格納されている
データ転送数がカウンタ2へ転送されると同時
に、再びインアクテイブとなる信号である。
(発明の効果) 以上に説明したように本発明は、DCのオーバ
ラン障害の検出にデバイスのデータ転送状況を加
味することにより、デバイスデータ転送休止期間
中のオーバランを復旧させることができるという
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の情報処理装置の構
成を示す図、第2図及び第3図は従来の情報処理
システムの一例を示す図である。 1……マイクロプロセツサ、2……カウンタ、
3……次カウントレジスタ、4……デバイス転送
制御部、5……オーバラン検出部。

Claims (1)

  1. 【特許請求の範囲】 1 データチエイン機能をサポートする情報処理
    システムにおいて、I/Oプロセツサとデバイス
    との間に設けられ、前記I/Oプロセツサを介し
    て主記憶装置のアドレスを意識する情報処理装置
    であつて、 前記主記憶装置とのデータ転送数を、データを
    1ブロツク転送するごとに減算し、0になつたと
    きにカウンタ0通知信号を出力するカウンタと、 次に転送すべきデータ転送数を格納し、このデ
    ータ転送数を格納している間にデータ有効信号を
    出力する次カウントレジスタと、 前記デバイスとのデータ転送を制御し、前記デ
    バイスのデータ転送状況を出力するデバイス転送
    制御部と、 前記カウンタからのカウンタ0通知信号を入力
    した場合に、前記次カウントレジスタに前記デー
    タ転送数をセツトする要求を出力し、この要求を
    行つたにもかかわらず前記次カウントレジスタか
    らのデータ有効信号を入力しなくて前記デバイス
    転送制御部からのデータ転送状況がデータ転送中
    を示す場合に、オーバラン検出通知を出力するオ
    ーバラン検出部と、 このオーバラン検出部から前記データ転送数を
    セツトする要求を入力した場合に、前記次カウン
    トレジスタにデータ転送数を設定してデータチエ
    イン処理を行い、前記オーバラン検出通知を入力
    した場合に、オーバラン障害処理を行うマイクロ
    プロセツサとを有することを特徴とする情報処理
    装置。
JP23425387A 1987-09-18 1987-09-18 Information processor Granted JPS6476355A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23425387A JPS6476355A (en) 1987-09-18 1987-09-18 Information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23425387A JPS6476355A (en) 1987-09-18 1987-09-18 Information processor

Publications (2)

Publication Number Publication Date
JPS6476355A JPS6476355A (en) 1989-03-22
JPH0535901B2 true JPH0535901B2 (ja) 1993-05-27

Family

ID=16968073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23425387A Granted JPS6476355A (en) 1987-09-18 1987-09-18 Information processor

Country Status (1)

Country Link
JP (1) JPS6476355A (ja)

Also Published As

Publication number Publication date
JPS6476355A (en) 1989-03-22

Similar Documents

Publication Publication Date Title
EP0458625B1 (en) Data transfer controlling device
US5481756A (en) DMA controller mailing auto-initialize halting unit
JPS634209B2 (ja)
JPH0535901B2 (ja)
JPH05224964A (ja) バス異常通知方式
JP2765267B2 (ja) ダイレクトメモリアクセス転送制御装置
JPH0650486B2 (ja) データチェイン処理方式
JPH0114616B2 (ja)
JPH0650499B2 (ja) マイクロプロセッサ間デ−タ転送方式
JPH06266648A (ja) データ転送制御方式
JPH0223445A (ja) バス監視制御方式
JPH0650038Y2 (ja) Dma転送保護回路
JPS62220048A (ja) パケツトバツフア自動再利用方式
JP2744113B2 (ja) 計算機システム
JPH02271449A (ja) バス障害検出方式
JP3206910B2 (ja) Dma転送方法
JPH038169A (ja) 情報処理装置
JPH0512824Y2 (ja)
JPH03252831A (ja) Dma転送によるras情報収集方法
JPH04333963A (ja) 障害処理方式
JPH06103181A (ja) データ処理装置
JPH0256662A (ja) メモリ保護方式
JPS58114141A (ja) マルチマイクロプロセツサにおける障害通知方式
JPS6042496B2 (ja) パリテイエラ−処理方式
JPH0378658B2 (ja)