JPS62220048A - パケツトバツフア自動再利用方式 - Google Patents

パケツトバツフア自動再利用方式

Info

Publication number
JPS62220048A
JPS62220048A JP61064608A JP6460886A JPS62220048A JP S62220048 A JPS62220048 A JP S62220048A JP 61064608 A JP61064608 A JP 61064608A JP 6460886 A JP6460886 A JP 6460886A JP S62220048 A JPS62220048 A JP S62220048A
Authority
JP
Japan
Prior art keywords
packet
abnormal
data
transfer
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61064608A
Other languages
English (en)
Inventor
Takashi Hatano
畑野 隆司
Takashi Nara
奈良 隆
Yutaka Kawato
川戸 豊
Miharu Kato
美治 加藤
Sumie Okada
岡田 純恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61064608A priority Critical patent/JPS62220048A/ja
Publication of JPS62220048A publication Critical patent/JPS62220048A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 異常パケット受信時のバッファの再利用方式であって、
異常パケットを受信した場−セメモリに対するデータの
転送を中止するとともに、次に新しいパケットを受信し
たとき、前回異常パケットを受信したときと同じアドレ
スにデータを転送するように構成し、異常パケット受信
時のバッファの再利用をCPUの介入なしに自動的に行
う。
〔産業上の利用分野〕
本発明はパケット転送用のバッファを自動的に再利用す
る方式に係り、特に転送したデータが無効になった場合
、CPUが介入することなしにそのバッファを再利用す
ることができるパケットバッファ自動再利用方式に関す
るものである。
パケットには、その末尾にエラー検出部(フレーム・チ
ェック・シーケンス; FC8)が設ケラしていて、フ
レームごとにエラーの有無を検出できるようになってい
る。パケットをメモリ転送装置を介してメモリに転送す
る場合、そのパケットがFCSエラー等で終了したとき
はそれまでに転送したデータは無効となり、そのデータ
が転送されたパックアメモリは書き替えられて再利用さ
れる。
このような場合における再利用の処理によって、CPU
の負担が増大しないことが要望される0〔従来の技術〕 第3図は従来のパケットバッファ再利用方式を示したも
のである。1はパケット転送の処理を行うパケット・ノ
ーンドリング装置である。2はノくケラト・ハンドリン
グ装置で受信されたパケットから分離されたデータをメ
モリ3に転送するメモリ転送装置であって、転送データ
のダイレクト・メモリ・アクセス(DMA’) Kよる
処理を行うメモリ転送回路4と、     ゛    
  メモリ転送回路4に対してメモリ3における書き込
みアドレスの指示を行うポインタ5とを含んでいる。6
は中央処理装置(cpv>である。
図示されない端末等からのパケットはパケット転送装置
2に転送されて、メモリ転送回路4を経てメモリ3にお
けるポインタ5で指示されるアドレスに書き込まれる。
パケットがFCSエラー等によって異常終了したときは
、パケット・ハンドリング装置1からCPU 6に対し
て割シ込みがかけちれ、CPU6はこれによってメモリ
転送回路4における転送を中止するとともに、ポインタ
5における値を異常パケット発生前の値に戻す処理を行
う。これによって、次に正常なパケットを受けたとき、
前回異常パケットを転送したときと同じアドレスに転送
されて、バッファは再利用される。
〔発明が解決しようとする問題点〕
このように従来のパケットバッファ再利用方式において
は、バッファ再利用のためにCPU等の処理が必要であ
シ、このためCPUの負担が増大するという問題があっ
た。
〔問題点を解決するための手段〕
本発明の方式では、第1図にその原理的構成を示すよう
に1以下の各手段を設ける。
101はパケット異常検出手段であって、受信パケット
における異常を検出して信号を発生する。
102はアドレス再設定手段であって、パケット異常検
出手段(101)の信号発生時、データを転送すべきメ
モリのアドレスを、異常パケットの受信時の値に再設定
する。
〔作 用〕
パケット異常検出手段(101)は、受信パケットがF
CSエラー等で終了したとき、異常と判定して異常信号
を発生する。メモリ転送装置は異常信号を受けたとき、
データの転送を中止する。一方、アドレス再設定手段(
102)は異常信号を受けたとき、ポインタ値を異常パ
ケット受信時のアドレスに再設定する。これによって次
に新しいパケットを受信したとき、自動的に異常パケッ
ト受信時と同じメモリにデータが転送され、バッファの
再利用が自動的に行われる。
〔実施例〕
第2図は本発明の一実施例の構成を示したものであって
、第3図におけると同じ部分を同じ番号で示し、7はス
タート・ポインタである。
第2図において、正常時におけるパケットの受信および
データのメモリ3に対する転送は、第3図の場合と同様
にして行われる。
パケットカFCSエラー等によって異常終了したときは
、パケット・ハンドリング装置1から異常信号が発生す
る。異常信号を受けたとき、転送回路4はデータ転送を
中止する。また異常信号によってスタート・ポインタ7
を動作させて、ポインタ5における値を異常パケット受
信開始時の値に戻す。これによって次に正常パケットを
受けたとき、そのデータをメモリ3における前回異常パ
ケットのデータを転送したときと同じアドレスに転送す
る。このようにしてバッファの再利用の処理が自動的に
行われる。本発明によるパケットバツ7アの再利用は、
CPUの介入を必要とせず、ハードウェア的に行うこと
ができる。
〔発明の効果〕
以上説明したように本発明によれば、パケットメモリに
転送する装置において、異常パケット受信時、データの
転送を中止するとともにアドレスを再設定して、次に新
しいパケットを受信したとき異常パケット受信時と同じ
アドレスにデータを転送する処理を自動的に行うことが
できる。従って本発明によれば、異常パケット発生時の
処理をCPUの介入なしに行うことができ、CPUの負
担が軽減される。
【図面の簡単な説明】
第1図は本発明の原理的構成を示す図、第2図は本発明
の一実施例の構成を示す図、第3図は従来のパケットバ
ッファ再利用方式を示す図である。 1・・・パケット・ハンドリング装置 2・・・メモリ転送装置 3・・・メモリ 4・・・メモリ転送回路 5・・・ポインタ 7・・・スタート・ポインタ

Claims (1)

  1. 【特許請求の範囲】 パケットを受信してそのデータをメモリに転送する装置
    において、 受信パケットにおける異常を検出して信号を発生するパ
    ケット異常検出手段(101)と、該信号発生時データ
    を転送すべきメモリのアドレス値を該パケット受信時の
    値に再設定するアドレス再設定手段(102)とを設け
    、 前記信号発生によつて自動的にメモリに対するデータの
    転送を中止するとともに、新しいパケット受信時、自動
    的に前記異常パケット受信時と同じアドレスにデータを
    転送することを特徴とするパケットバッファ自動再利用
    方式。
JP61064608A 1986-03-20 1986-03-20 パケツトバツフア自動再利用方式 Pending JPS62220048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61064608A JPS62220048A (ja) 1986-03-20 1986-03-20 パケツトバツフア自動再利用方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61064608A JPS62220048A (ja) 1986-03-20 1986-03-20 パケツトバツフア自動再利用方式

Publications (1)

Publication Number Publication Date
JPS62220048A true JPS62220048A (ja) 1987-09-28

Family

ID=13263144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61064608A Pending JPS62220048A (ja) 1986-03-20 1986-03-20 パケツトバツフア自動再利用方式

Country Status (1)

Country Link
JP (1) JPS62220048A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223750A (ja) * 1988-07-13 1990-01-25 Iwatsu Electric Co Ltd データ受信装置
JP2006080638A (ja) * 2004-09-07 2006-03-23 Sumitomo Electric Ind Ltd スペクトラム拡散通信装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759233A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Signal transmitting circuit
JPS58210741A (ja) * 1982-06-02 1983-12-08 Hitachi Ltd 信号伝送回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5759233A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Signal transmitting circuit
JPS58210741A (ja) * 1982-06-02 1983-12-08 Hitachi Ltd 信号伝送回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223750A (ja) * 1988-07-13 1990-01-25 Iwatsu Electric Co Ltd データ受信装置
JP2006080638A (ja) * 2004-09-07 2006-03-23 Sumitomo Electric Ind Ltd スペクトラム拡散通信装置
JP4513467B2 (ja) * 2004-09-07 2010-07-28 住友電気工業株式会社 スペクトラム拡散通信装置

Similar Documents

Publication Publication Date Title
JPS623362A (ja) デ−タ受信方式
JPH03175537A (ja) デバッグ用マイクロプロセッサのエラー制御装置
JPS62220048A (ja) パケツトバツフア自動再利用方式
JPS623361A (ja) ステ−タス通報方式
JPS63118949A (ja) 情報処理装置
JPH10133997A (ja) Dma制御装置
JPH0535901B2 (ja)
JPH06103181A (ja) データ処理装置
JPH01263731A (ja) 割込制御システム
JPH0256662A (ja) メモリ保護方式
JPS63304356A (ja) Dmaデ−タ転送の正常性検査方式
JPH04267438A (ja) 二重例外検出装置
JPS6119145B2 (ja)
JPS63146639A (ja) 通信システムの制御方式
JPH0378658B2 (ja)
JPH04122132A (ja) タイマー装置
JPS63179644A (ja) 回線制御処理方式
JPS6043549B2 (ja) デ−タ転送制御方式
JPH02299048A (ja) 転送制御方式
JPH02187846A (ja) シリアルインタフェースの自動復旧制御方式
JPS61128331A (ja) デ−タ転送制御方式
JPH03270334A (ja) 調歩同期式通信における受信制御装置
JPH0650486B2 (ja) データチェイン処理方式
JPS62217328A (ja) 障害処理方式
JPH04266147A (ja) バスアダプタ装置