JPH02299048A - 転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 通信制御装置のチャネルアダプタで一度受けたホストか
らの転送データを通信制御プログラムＮＣＰにより主記
憶部に転送する転送制御方式に関し、転送データ長が長
くなった時の制御プログラム負荷の増大による性能低下
を防止することを目的とし、 データ長が一定値以上の場合には、ホストからの転送デ
ータに含まれるデータ長を示す情報に基づき主記憶内に
必要転送バイト分のデータバッファ領域を確保して固定
的に定めた規定バイト数単位のデータ転送を繰り返すた
めの割込みを禁止し、制御プログラムが１回走行するた
けて全データを転送できるように構成する。

［産業上の利用分野コ 本発明は、通信制御装置とホスト計算機との間でデータ
転送を行なう転送制御方式に関し、特にホスト計算機か
らの転送データを通信制御装置内のチャネルアダプタか
ら主記憶部に転送する転送制御方式に関する。

ホスト計算機から通信制御装置（ＣＣＰ）へデータを転
送する場合には、通信制御装置内に設けたチャネルアダ
プタ（ＣＡ）で一度データを受けた後に主記憶部（ＭＭ
）へデータ転送を行なう。

このチャネルアダプタから主記憶部へのデータ転送にお
いては、中央処理部の制御プログラム（Ｎ　ＣＰ）によ
り主記憶部に所定バイト数のデータバッファ領域を確保
する準備処理を行なった後にデータ転送を開始し、デー
タバッファ領域が一杯になったことをチャネルアダプタ
側で検出すると、制御プログラムに割込みを行なってデ
ータバッファ領域を再度確保する準備処理後にデータ転
送を再開する。

このためデータ長が長くなるほど割込回数が増加して制
御プログラムの負荷が増加することとなり、転送データ
長が長くなっても制御プログラムの負荷を軽減できるよ
うな転送制御が望まれる。

［従来の技術］ 第３図は従来の通信制御システムの構成図である。

第３図において、１０はホスト計算機であり、チャネル
２４を介して通信制御装置１２のチャネルアダプタ１４
と接続される。通信制御装置１２内には中央処理部１６
と主記憶部１８が設けられ、更にコミュニケーションス
キャナ２６に接続した通信回線２８により外部の端末装
置が接続される。

このような通信制御システムにおけるホスト計算機１０
から通信制御装置１２にデータ転送を転送する場合には
、第４図に示すように、まずチャネルアダプタ１４で一
度データを受けから主記憶部１８ヘデータ転送を行なう
。

このチャネルアダプタ１４から主記憶部１８へのデータ
転送制御として従来方式にあっては、中央処理装置１６
にローディングされている制御プログラム（ＮＣＰ）が
ＯＵＴ命令を発行することで行なっている。

例えば第４図に示したように、ホスト１０からの転送デ
ータ長が１０２４バイトであったとすると、制御プログ
ラム（ＮＣＰ）は主記憶部１８内に１２８バイト分のデ
ータバッファ領域を確保してチャネルアダプタ１４側に
転送アドレス（スチールサイクルアドレス）と固定的に
定めた転送バイト数１２８バイトを通知してデータ転送
を開始する。データ転送を開始すると、チャネルアダプ
タ１４側ではセットされた転送バイト数をデータ軽侮に
減算することでデータバッファ領域が一杯になったか否
か監視しており、転送データ数が零、即ち、データバッ
ファ領域が一杯になったことを検出すると制御プログラ
ム（ＮＣＰ）にデータバッファの再準備を依頼する割込
みをかけ、この割込みを受けて制御プログラム（：Ｎ　
ＣＰ）が再度走行してデータバッファ領域を確保した後
に転送アドレス及び転送バイト数をチャネルアダプタ１
４に通知してデータ転送を再開する。

［発明が解決しようとする問題点］ しかしながら、このような従来のチャネルアダプタから
主記憶部へのデータ転送にあっては、所定バイト数のデ
ータ転送を終了するとデータバッファ準備のために制御
プログラム（ＮＣＰ）が走行することとなり、ホストか
らの転送データ長が長くなる程、制御プログラムの走行
回数が増え、その結果、通信制御装置に設けた制御プロ
グラム（Ｎ　ＣＰ）の負荷が高くなり、通信制御装置の
性能を制限する１つの要因になる問題があった。

本発明は、このような従来の問題点に鑑みてなされたも
ので、転送データ長が長くなっても制御プログラム負荷
を軽減して性能低下を防止できる転送制御方式を提供す
ることを目的とする。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

まず本発明は、ホスト１０からの転送データを通信制御
装置１２のチャネルアダプタ１４で受けた後に中央処理
部１６により主記憶部１８に転送する通信制御システム
対象とする。

この通信制御システムにおけるリチャネルアダプタ１４
から主記憶部１８への転送制御は、まず中央処理部１６
で制御プログラム２０を起動して主記憶部１８内に所定
バイト数のデータバッファ領域を確保すると共に該デー
タバッファ領域の転送アドレス及び固定転送バイト数を
チャネルアダプタ１４側に通知する準備処理を行なった
後にデータ転送を開始させ、該転送制御中にセットされ
た転送バイト数分のデータ転送終了を検出すると割込制
御部２２により制御プログラム２０を起動して再度デー
タ転送の準備処理を行なった後にデータ転送を再開する
転送制御を行なう。

このような転送制御方式を基本とする通信制御システム
につき本発明にあっては、連続データ転送を有効とする
連続転送フラグがオンにセットされた場合であって、ホ
スト１０から転送されたデータ長が予め定めた基準デー
タ長以上であり、中央処理部１６側からセットされた転
送バイト数が零、 となる条件が成立した時に、割込制御部２２の動作を禁
止すると共に、予め中央処理部１６の制御プログラム２
０を起動して複数のデータバッファ領域とその転送アド
レス及び転送バイト数が主記憶部１８の予め定められた
領域に格納されており、チャネルアダプタ１４が自ら主
記憶部１８の該当領域から転送アドレス及び転送バスト
数を読出して次のデータバッファ領域にデータ転送を行
なう動作を開始する。

［作用コ このような構成を備えた本発明の転送制御方式によれば
、ホストから一定以上の長さをもつデータが転送された
場合には、制御プログラムが主記憶部内に必要転送バイ
ト数分のデータバッファ領域を確保してデータ転送を開
始し、この時、割込制御は禁止状態に置かれるため、全
てのデータ転送を最初の制御プログラムの走行のみで行
なうことができ、データ長が増加しても通信制御装置の
制御プログラムの負荷を軽減して性能向上を図ることが
できる。

［実施例］ 第２図は本発明の一実施例を示した実施例構成図である
。

第２図において、１０はホスト計算機であり、チャネル
２４を介して通信制御装置１２と接続される。通信制御
装置１２内にはホスト側のチャネル２４と接続されるチ
ャネルアダプタ１４及び主記憶部としてのメインメモリ
１８を備えた中央処理部１６が設けられる。

チャネルアダプタ１４はホスト側チャネル２４との間の
データ転送制御を行なうチャネルインタフェース制御部
３０を備え、チャネルインタフェース制御部３０はＣＡ
プロセッサ３２により制御される。ＣＡプロセッサ３２
の制御のもとにチャネルインタフェース制御部３０を介
してホスト側との間で転送されるデータはコントロール
メモリ３４に一時記憶される。

また、チャネルアダプタ１４側には転送制御部３６と割
込制御部２２が設けられ、ＣＡプロセッサ３２による制
御のもとに転送制御部３６及び割込制御部２２を使用し
て中央処理部１６側のメインメモリ１８との間でデータ
転送を行なう。このデータ転送を行なうため、メインメ
モリ１８に確保されたデータバッファ領域が開始アドレ
スとしてのスチールサイクルアドレスを格納するアドレ
スレジスタ４０．１回のデータ転送で転送可能な転送バ
イト数が格納される転送バイト数レジスタ４２、及び転
送データを格納するデータレジスタ４４が設けられる。

また、転送バイト数レジスタ４２はＣＡプロセッサ３２
よりデータレジスタ４４を介してメインメモリ１８にデ
ータ転送を行なう毎にデータ転送に先立ってセットされ
た転送バイト数が減算され、この転送バイト数が零にな
ったことを、検出するため０検出回路４６が設けられて
いる。即ち、０検出回路４６による０検出出力ＺＤＴの
オンによりメインメモリ１８側に確保されたデータバッ
ファ領域が一杯になったことを検出している。

一方、中央処理部１６内にはメインメモリ１８に格納さ
れている通信制御装置１２の制御プログラムＮＣＰをメ
モリ書込続出制御部４８を介して取り込んで実行する命
令実行部５０が設けられ、転送制御部５２の制御により
チャネルアダプタ１４側がデータ転送を行なう。

また、中央処理部１６内にはチャネルアダプタ１４側に
対応してメインメモリ１８内に確保したデータバッファ
領域の開始アドレス、即ちスチールサイクルアドレスを
格納するアドレスレジスタ５４、転送バイト数を格納す
る転送バイト数レジスタ５６、及びデータレジスタ５８
が設けられる。

更に、命令実行部５０に対してはチャネルアダプタ１４
側に設けた割込制御部２２からの割込出力が与えられて
いる。

このような通信制御装置１２の構成は従来方式と同じで
あるが、これに加えて本発明にあっては、チャネルアダ
プタ１４側に転送バイトカウントレジスタ６０．基準バ
イトカウントレジスタ６２、連続転送動作の有効と無効
を指示する連続転送制御フラグＴＲＣ８を格納するフラ
グレジスタ６４が新たに設けられる。

転送バイトカウントレジスタ６０には、ＣＡプロセッサ
３２でホストからの転送データに含まれるデータ長を示
す領域を解読して求められた転送データのデータバイト
数Ｌｎが格納される。また、基準バイトカウントレジス
タ６２には、割込制御部２２による割込制御を禁止して
制御プログラムＮＣＰの１回の走行でそれ以外はＣＡハ
ードで処理してホストからの転送データを連続して全て
メインメモリ１８側に転送するための転送制御、即ちＣ
Ａハード処理を行なわせるための基準データバイト数Ｌ
ｒが設定される。転送バイトカウントレジスタ６０にセ
ットされたホストからの転送データのデータバイト数Ｌ
ｎは比較回路６６で基準バイトカウントレジスタ６２の
基準データバイト数Ｌｒと比較され、基準データバイト
数Ｌｒ以上であれば比較回路６６の出力として長データ
フラグＴＲＣＴをオンする。

比較回路６６から出力された長データフラグＴＲＣＴ及
びフラグレジスタ６４にセットされた連続転送フラグＴ
ＲＣＦ、更に転送バイト数レジスタ４２の０検出回路４
６の０検出出力ＺＤＴはＡＮＤゲート６８に与えられる
。即ち、ＡＮＤゲート６８は、 ■ホストからの転送データ長が予め定めた基準データ長
以上であり、 ■連続データ転送を有効とする連続転送フラグＴＲＣＦ
がオンしており、 ■中央処理装置１６側からセットされた転送バイト数が
Ｏ となる３条件が成立したときにＥＮＴＲ信号をオンとし
てＣＡハードによるデータチェインニング動作を起動す
るようになる。このＡＮＤゲート６８の出力となるＥＮ
ＴＲ信号がオンとなるＣＡハードによるチエインニング
動作は、割込制御部２２を禁止状態とすると同時にＣＡ
プロセッサ３２より転送制御部３６．５２を介して１個
々のデータバッファ領域の開始アドレスをアドレスレジ
スタ５４へ、そのデータバッファ領域のバイト数を転送
バイト数レジスタ５６にセットし、更にアドレスレジス
タ５４の内容をアドレスレジスタ４０へ、転送バイト数
レジスタ５６の内容を転送バイト数レジスタ４２へ格納
し、ホストからの転送データをデータレジスタ４４．５
８を介してメインメモリ１８内にあるデータバッファ領
域に格納する。ツメモリ１８内に分散して存在する空き
領域をデータバッファ領域として使用管理するリストテ
ーブルを作成する。

次に、第２図の実施例の動作を説明する。

まず、ホストからの転送データのデータ長、即ちデータ
バイト数Ｌｎが基準データバイト数Ｌｒより小さい場合
の動作、即ちデータチェインニング割込制御処理を説明
する。

ホスト計算機１０から送られるデータはホストチャネル
２４．チャネルアダプタ１４のチャネルインタフェース
制御部３０を介してＣＡプロセッサ３２に送られ、コン
トロールメモリ３４に一時格納した後、ＣＡプロセッサ
３２の制御のもとにサイクルスチール動作により中央処
理部１６のメインメモリ１８に転送される。

このサイクルスチール動作にあっては、まず転送制御部
３６．５２を介してＣＡプロセッサ３２からの転送要求
を受けた命令実行部５０がメインメモリ１８からメモリ
書込続出制御部４８を介して制御プログラムＮＣＰを取
り込み、制御プログラムＮＣＰの実行によりメインメモ
リ１８内に所定バイト数、例えば１２８バイト分のデー
タバッファ領域を確保した後、チャネルアダプタ１４の
アドレスレジスタ４０にメインメモリ１８のデータバッ
ファ領域の開始アドレスを示すサイクルスチールアドレ
スをセットし、同時にデータバッファ領域の転送バイト
数、例えばデータバッファ領域が１２８バイトなら１２
８バイトを転送バイトレジスタ４２にセットする。この
レジスタ４０゜４２のセット後にＣＡプロセッサ３２が
データレジスタ４４に転送データをセットし、スチール
サイクルアドレスで指定されるメインメモリ１８のデー
タバッファ領域にデータレジスタ４４からの転送データ
を格納する。データレジスタ４４からの転送データがメ
インメモリ１８のデータバッファ領域に格納される毎に
転送バイト数レジスタ４２にセットされた転送バイト数
が転送分だけ減算される。

以下、同様なデータレジスタ４４を経由したメインメモ
リ１８に対する所定バイト数単位のデータ転送が繰り返
され、データバッファ領域内の格納領域が無くなるとチ
ャネルアダプタ１４側の転送バイト数レジスタ４２の内
容が零となり、この結果、０検出回路４６の０検出出力
ＺＤＴがオンする。０検出出力ＺＤＴはＣＡプロセッサ
３２に与えられ、ＣＡプロセッサ３２はメインメモリ１
８のデータバッファ領域が一杯になったことを検知して
割込制御部２２を経由して中央処理部１６の命令実行部
５０に割込みを発生し、制御プログラムＮＣＰへ次のデ
ータバッファの割当てを依頼する。制御プログラムＮＣ
Ｐは次のデータバッファ領域をメインメモリ１８側に確
保すると、同様にチャネルアダプタ１４側のアドレスレ
ジスタ４０にスチールサイクルアドレスをセットすると
共に転送バイト数レジスタ４２に転送バイト数をセット
し、次のサイクルスチール動作による転送処理を続ける
ようチャネルアダプタに通知する。

次に、ホストからの転送データのデータ長、即ちホスト
からの転送データのデータバイト数Ｌｎが基準データバ
イト数Ｌｒ以上となったときの割込制御を行なわずにデ
ータチェインニングを行なうＣＡハード処理を説明する
。

ホスト計算機１０から送られてくるデータの特定バイト
には転送データブロックのデータバイト数を表示してい
る領域があることから、この領域をＣＡプロセッサ３２
で解読することにより転送データのデータバイト数Ｌｎ
を判別し、転送バイトカウントレジスタ６０にセットし
ておく。一方、基準バイトカウントレジスタ６２にはＣ
Ａハード処理によるデータ転送の有無を決める基準デー
タバイト数Ｌｒが予めセットされており、転送データバ
イト数Ｌｎが基準データバイト数Ｌｒ以上となると比較
回路６６の出力となる長データフラグＴＲＣＴがオンす
る。

この長データフラグＴＲＣＴがオンした状態で、フラグ
レジスタ６４による連続転送フラグＴＲＣＦがオンで、
且つ転送バイト数レジスタ４２に設けたＯ検出回路４６
の０検出出力ＺＤＴがオンになると、ＡＮＤゲート６８
の出力が得られ、ＥＮＴＲ信号がオンとなる。ＥＮＴＲ
信号は割込制御部２２に与えられて割込制御を禁止する
と共に、転送制御部３６．５２、中央処理部１６の命令
実行部５０に与えられ、命令実行部５０はメモリ書込読
出制御回路４８を介してメインメモリ１８に対しデータ
読出し要求を出す。

予め制御プログラムＮＣＰが作成した複数個のデータバ
ッファ領域のデータバッファテーブルがメインメモリ１
８内にあり、データバッファテーブルの最初のエリアの
アドレスをスチールサイクルアドレスとしてチャネルア
ダプタ１４側のアドレスアダプタ４０にセットし、更に
、データバッファテーブルにある転送可能なバイト数を
転送バイト数レジスタ４２にセットしてＣＡプロセッサ
３２によるデータ転送を開始させる。

このため、ＣＡプロセッサ３２から所定バイト単位でデ
ータレジスタ４４を経由してメインメモリ１８内のデー
タバッファ領域に対し順次転送データが格納され、メイ
ンメモリ１８内にはホストからの全データを格納可能な
データバッファ領域が準備されているため、全データの
転送を連続して行ない、割込制御部２２による割込制御
は行なわれず、制御プログラムＮＣＰは複数のデータバ
ッファ領域とデータバッファテーブルを作成するときに
走行するだけである。

次に、割込制御を行なわずにＣＡ／ｘ−ドによりチェイ
ンニング動作を行なう場合の基準データ長を説明する。

本発明のＣＡハードによるチエインニング動作を行なわ
せるためにはＣＡハードがサイクルスチールで転送する
サイクルスチール制御データ、即ちサイクルスチールア
ドレス及び転送バイト数のそれぞれを制御プログラムＮ
ＣＰが最初に準備する必要がある。即ち、ＣＡハードに
よるチエインニング動作の起動要求を受けた際には、制
御プログラムＮＣＰはメインメモリ１８の空き領域を検
索し、１または複数箇所にデータバッファ領域を確保し
、各データバッファ領域を示すデータバッファテーブル
を作成し、このデータバッファテーブルに基づく先頭ア
ドレス、即ちスチールサイクルアドレスとデータバッフ
ァのサイズである転送バイト数を準備する必要がある。

従って、その分だけ制御プログラムＮＣＰの処理負担が
増える。

ここで、データ長が短い場合には、従来の制御方式でも
データチェインユング時の割込みの回数はもともと少な
く、データ長が短い場合に本発明のＣＡハードによるチ
エインニング動作を取り入れたときは、サイクルスチー
ルデータを準備するための制御プログラムＮＣＰの処理
負担があるので従来の割込みによるチエインユング時の
ＮＣＰステップ数と同程度の処理となってＣＡハードに
よるチエインニング動作を取り入れるメリットはない。

しかし、データ長がある程度長くなると、データチェイ
ンユング時の割込回数が増加し、ＣＡハードチェインニ
ング動作のためのサイクルスチール制御データの準備に
要するＮＣＰステップの増加数を上回る。この場合には
本発明のＣＡバー′ドによるチェインニング動作を採用
することにより割込みの場合のＮＣＰステップ数に対し
ＣＡハードによるサイクルスチール制御データの準備処
理のためのＮＣＰ処理ステップ数を少なくでき、その分
だけ制御プログラムＮＣＰの処理負担を軽減できる。従
って、割込みによるＮＣＰステップ数がサイクルスチー
ル制御データの準備のためのＮＣＰステップ数を越える
限界値を基準バイトカウントレジスタ６２にセットして
おくことにより、制御プログラムＮＣＰの負担を軽減し
て通信制御装置としての性能を向上することができる。

［発明の効果コ 以上説明してきたように本発明によれば、ホストから一
定以上の長さをもつデータが転送された場合には、制御
プログラムが主記憶部内に必要転送バイト数分のデータ
バッファを確保してデータ転送を開始し、このとき割込
制御は禁止状態に置かれるため、全てのデータ転送を最
初の制御プログラムの走行で行なうことができ、データ
長が増加しても通信制御装置の制御プログラムの負担を
軽減して性能向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は従来の通信制御システム構成図；第４図は従来
の転送制御説明図である。 図中、 １０；ホスト計算機 １２：通信制御装置（ＣＣＰ） １４：チャネルアダプタ（ＣＡ） １６：中央処理部（ＣＣＵ） １８：主記憶部（メインメモリ　ＭＭ）２０：制御プロ
グラム（ＮＣＰ） ２２：割込制御部 ２４：ホストチャネル ３０：チャネルインタフェース制御部 ３２：ＣＡプロセッサ ３４；コントロールメモリ ３６．５２：転送制御部 ４０．５４ニアドレスレジスタ ４２．５６：転送バイト数レジスタ ４４．５８：データレジスタ ４６：０検出回路 ４８：メモリ書込読出制御部 ５０：命令実効部 ６０：転送バイトカウントレジスタ ６２：基準バイトカウントレジスタ ６４：フラグレジスタ ６６：比較回路 ６８：ＡＮＤゲート

Claims (1)

【特許請求の範囲】
1. ホスト（１０）からの転送データを通信制御装置（１２
   ）のチャネルアダプタ（１４）で受けた後に中央処理部
   （１６）の主記憶部（１８）に転送し、該主記憶部（１
   ８）へのデータ転送制御として、まず中央処理部（１６
   ）の制御プログラム（２０）を起動して前記主記憶部（
   １８）内に所定のデータバッファ領域を確保すると共に
   該データバッファ領域の転送アドレス及びへ転送バイト
   数をチャネルアダプタ（１４）側に通知する準備処理を
   行なった後にデータ転送を開始させ、該転送制御中にセ
   ットされた転送バイト数分のデータ転送終了を検出する
   と割込制御部（２２）により前記制御プログラム（２０
   ）を起動して再度データ転送の準備処理を行なった後に
   データ転送を再開する転送制御方式に於いて、ホスト（
   １０）から転送されたデータ長が予め定めた基準データ
   長以上であり、連続データ転送を有効とる連続転送フラ
   グがオンし、更に前記中央処理装置（１６）側からセッ
   トされた転送バイト数が零となる３条件が成立した時に
   、前期割込制御部（２２）の動作を禁止すると共に、デ
   ータ転送に先立って制御プログラム（２０）は前記主記
   憶部（１８）内にデータバッファ領域を確保し、予め制
   御プログラム（２０）が準備したデータバッファ領域管
   理情報である転送アドレス及び転送バイト数をチャネル
   アダプタ（１４）側に転送してデータ転送を開始させる
   ことを特徴とする転送制御方式。