JPS6043549B2 - デ−タ転送制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明はデータ転送制御方式に関し、特にチャネル制御
装置内に設けられるデータ転送制御装置においてメモリ
制御装置との間でデータ転送のときにエラーが存在した
場合、そのエラーの存在する前のチャネル制御情報を保
持するようにして、中央制御装置からスタート１０命令
を発行することなくリトライを実行できるようにしたデ
ータ転送制御方式に関する。

例えば第１図のように、主記憶装置１、主記憶制御装置
２、中央処理装置３、チャネル制御装置４、入出力制御
装置５、入出力装置６等により構成されるデータ処理装
置において、チャネル制御装置４には、データ転送制御
部４−０、入出力インターフェイス制御部４−１、およ
び多数のチャネル４−２が設けられ、各チャネル４−２
に対して入出力制御装置５が接続されている。

そして主記憶装置１が特定の入出力装置６からのデータ
転′送を必要とするとき、中央処理装置３はスタート１
０命令を発行する。チャネル制御装置４はこのスタート
１０命令を主記憶制御装置２を経由して受取ると、主記
憶装置１に格納されているチャネル、アドレス、ワード
ＣＡＷを読出して、この′、ＣＡＷに指示されているチ
ャネル、コマンド、ワードＣＣＷを読出す。このＣＣＷ
にはデータをりードあるいはライトすべきアドレスや、
リードあるいはライトのようなオペレーションや、フラ
グや、データのバイト長等が記載されている。そしてこ
の制御情報にもとづきチャネル制御装置４は主記憶装置
１に対してデータをリードあるいはライトする制御を行
なつていた。しかしながら、例えば主記憶装置１に対し
てデータを送出する楊合、主記憶制御装置２においてそ
のデータ転送制御部４−０から送出した転送データにエ
ラーの存在が発見されたとき、チャネル制御装置４は直
ちにこのデータ転送を終了させてこれを中央処理装置３
に報告し、再び中央処理装置３よりスタート１０命令を
発行してそのデータ転送をリトライすることが行なわれ
ていた。したがつて、データ転送がある一定バイト数づ
つ複数回に分けて転送するようなときに最後に送出した
データにエラーが検出されてもそのデータ転送は最初か
らやり直さなければならない欠点があつた。しかも、主
記憶装置一主記憶制御装置間のデータ転送の間欠障害で
もデータ転送は失敗するとともに、データアドレスやカ
ウントも実際に行なつた値とは異なつていた。したがつ
て本発明はこのような欠点を改善するために転送データ
にエラーが検出されたときそのデータ転送を最初からリ
トライせずに、エラーが検出されたときのデータ転送部
分のみをリトライするようにしたデータ転送制御方式を
提供するこ，とを目的とし、このために本発明における
データ転送制御方式では、主記憶手段と、主記憶制御手
段と、該主記憶制御手段に対しデータ転送を行うデータ
転送制御手段を有するチャネル制御手段を具備するデー
タ処理装置において、チャネル制御５手段に、チャネル
・バッファ部をスキャンしてデータ転送すべきチャネル
を選択するプライオリテイ手段と、上記主記憶制御手段
にデータ転送を行なうアクション手段と、データ転送に
必要な情報を保持するアクション情報保持手段と、デー
タ転３送結果が伝達されるリザルト手段と、データ転送
前の上記情報を保持するウエイテング情報保持手段を設
け、転送データにエラーが存在したとき、上記ウエイテ
ング情報保持手段に保持した上記データ転送前の情報に
もとづき上記リザルト手段に４′保持されたデータ転送
後の内容を元に戻して、チャネル●バッファ部にメモリ
●リトライ●ビットをオンにするとともにこの復元した
チャネル制御情報を転送し、チャネル・バッファ部のス
キャンにより次に上記リトライ部分が実行されエラーが
検出されたとき、同様にウエイテング情報保持手段に保
持した情報にもとづき上記リザルト手段に保持されたデ
ータを元に戻し、メモリ・チェック・ビットをオンにし
てチャネル・バッファ部へ格納したことを特徴とする。

以下本発明の一実施例を第２図にもとづき、第１図を参
照しつつ説明する。

なおこの第２図の回路は第１図のデータ転送制御部４−
０内に設けら）れるものである。図中、７はプライオリ
テイ回路、８はステージング・レジスタ、９はアクショ
ン回路、１０はアクション・レジスタ、１１はリザルト
回路、ＧＯ乃至Ｇ７はゲート、ＥＷＲＯ乃至ＥＷＲ３は
エラー●ウエイテング●レジスタ、ＲＲＯ乃至ＲＲ３は
リザルト・レジスタである。

プライオリテイ回路７はデータ転送すべきチャネルを選
択するものである。

第１図において、チャネル制御装置４には各チャネル４
−２に対応してチャネル・データ・バッファ（図示省略
）が設けられている。このチャネル・データ・バッファ
には制御情報をもつたチャネル・バッファ部（図示省略
）があり、これにストアされたデータのバイト数とか、
リードかライトとか、転送バイト数等のチャネル・レベ
ルの制御情報がセットされている。したがつて、プライ
オリテイ回路７は各チャネル４−２毎のチャネル・バッ
ファ部を順次スキャンしながらみて、データ転送すべき
状態にあるものを順次読出し、そのチャネル制御情報を
ステージング●レジスタ８にセットするものである。ア
クション回路９は主記憶装置１に対するデータの転送制
御を主記憶制御装置２に対して実行するものである。

そしてそのときのチャネル制御情報はアクション・レジ
スタ１０にセットされるものである。リザルト回路１１
はアクション回路９から主記憶制御装置２に対して転送
したデータが正常であるかそれともエラーが存在してい
たかということを、主記憶制御装置２から伝達されるも
のである。

エラー●ウエイテング・レジスタＥＷＲＯは、アクショ
ン回路９においてデータ転送制御が開始されたときのチ
ャネル制御情報がセットされるレジスタであり、エラー
●ウエイテングレジスタＥＷＲｌ乃至Ｒ３も上記エラー
・ウエイテングレジスタＥＷＲＯと同様なレジスタであ
る。

リザルト・レジスタＲＲＯは、アクション回路９により
データ転送制御の終了したチャネル制御情報が、アクシ
ョン・レジスタ１０からリザルト回路１１によリセット
されるレジスタであり、リザルト●レジスタＲＲｌ乃至
ＲＲ３も上記リザルト◆レジスタＲＲＯと同様なレジス
タである。いま、プライオリテイ回路７が、第１図の入
出力インターフェイス制御部４−１を経由して各チャネ
ルのチャネル・バッファ部（図示省略）を順次スキャン
し、データ転送すべきチャネルを検出したときそのチャ
ネルのチャネル制御情報をステージング・レジスタ８に
保持する。そしてアクション回路９により実行されてい
る先行のデータ転送が終り、リザルト・レジスタＲＲＯ
乃至ＲＲ３の１つ、例えばリザルト◆レジスタＲＲＯが
空いたとき、アクション回路９は上記ステージング・レ
ジスタ８に保持されていたチャネル制御情報をアクショ
ン・レジスタ１０にセットし、同時にゲートＧＯをオン
にしてエラー・ウエイテング・レジスタＥＷＲＯに対し
上記ステージング・レジスタ８に保持されていたチャネ
ル制御情報をセットする。それからアクション回路９は
アクション・レジスタ１０にセットされたチャネル制御
情報にもとづき、その指示されたアドレスに対してデー
タ転送リクエストを行なう。そして転送したバイト数に
応じてチャネル制御情報に存在しているアドレス情報を
更新したり、転送すべきバイト長を更新する等、次のデ
ータ転送に必要なデータの書替え制御をアクション・レ
ジスタ１０にセットされたチャネル制御情報に対して行
なう。そしてデータ転送後に主記憶制御装置２からこの
リクエストが受付けられるとアクション回路９はアイド
ル状態になり、このアクション●レジスタ１０において
書替えられたチャネル制御情報をリザルト・レジスタＲ
ＲＯにセットする。このようにしてアクション・レジス
タ１０が空くと、ステージング・レジスタ８に保持され
ていた次のチャネル制御情報がアクション・レジスタ１
０にセットされることになる。このとき主記憶制御装置
２において、アクション回路９から転送されたデータに
エラーが存在しない楊合には、主記憶制御装置２からリ
ザルト回路１１に対してリザルト・レジスタ番号のよう
な転送識別コードとともにデータ転送が正常に行なわれ
たことを表示する正常信号が伝達される。

この正常信号が伝達されたとき、リザルト・レジスタＲ
ＲＯに保持されていた更新後のチャネル制御情報がその
対応するチャネル・バッファ部（図示省略）に転送され
ることになる。しかしながら主記憶制御装置２において
アクション回路９から転送されたデータに、例えばパリ
テイ・エラーを検出したとき、主記憶制御装置２はリザ
ルト回路１１に対して転送識別コードとともにエラー信
号を伝達する。

これによりリザルト回路１１はゲートＧ４をオンにして
エラー・ウエイテング・レジスタＥＷＲＯにセットされ
た、データ転送前のチャネル制御情報をアクション回路
９に伝達してアクション・レジスタ１０にこれがセット
され、アクション回路９では主記憶制御装置２に対する
リトライは行なわずに、これによりリザルト●レジスタ
ＲＲＯにセットされている更新されたチャネル制御情報
をもとに復元するとともにデータ転送のリトライを要求
するメモリ◆リトライ●ビットをオンにして、チャネル
●バッファ部（図示省略）に転送する。その後にプライ
オリテイ回路７がチャネル・バッファ部をスキャンして
、このフラグにもとづきそのチャネル制御情報をステー
ジング・レジスタ８に保持して、通常の場合と同様にデ
ータ転送制御を行なうものである。このようにしてデー
タ転送に失敗した部分の・みリトライすることが可能に
なる。しかしながらこのリトライの結果再びエラー信号
が伝達されたとき、今度はメモリ・リトライ・ビットが
オンになつているので、前記のメモリ●リトライ・ビッ
トをオンにする場合と同様に、リーザルト・レジスタに
セットされている更新されたチャネル制御情報をエラー
・ウエイテング・レジスタにセットされたチャネル制御
情報にもとづき元に戻し、データ・アドレスやカウンタ
を元に戻す動作を行ない、メモリ・チェック・ビットを
オンにしてチャネル・バッファ部に戻し、データ転送を
終結させることになる。

そして次に当該チャネル・バッファ部がスキャンされた
とき、このメモリ◆チェック●ビット●オンによりメモ
リ障害が認識され、それに対応した処置がなされる。こ
の際、チャネル・バッファ部は、上記の如く内容が復元
されており、エラーアドレスが即認識できる。以上説明
の如く、本発明によればエラー・ウエイテング●レジス
タを設けてデータ転送前のチャネル制御情報を保持する
ように構成したので、データ転送時にエラーが検出され
ても、従来の如くスタート１０命令を出し直して最初か
らリトライする必要がなく、失敗したところのみリトラ
イすることができるので、データ転送を効率的に行なう
ことができる。

しかもこのリトライ失敗時には、データアドレス、カウ
ントが実際に主記憶装置に行なつた値にすることができ
る。またメモリ・チェック・ビットがオンであるメモリ
障害が発生した場合には、上記の如くチャネル・バッフ
ァ部にはエラー発生時のチャネル制御情報が復元されて
いるので、これによりエラーアドレスが直ちに認識でき
、障害発生部分を容易に検出できる。

しかもチャネル側からみれば、リトライされていること
が全く見えないという効果もある。

【図面の簡単な説明】

第１図はデータ処理装置の概略図、第２図は本発明の一
実施例構成である。 図中、７はプライオリテイ回路、８はステージング・レ
ジスタ、９はアクション回路、１０はアクション●レジ
スタ、１１はリザルト回路、ＧＯ乃至Ｇ７はゲート、Ｅ
ＷＲＯ乃至ＥＷＲ３はエラー●ウエイテング●レジスタ
、ＲＲＯ乃至ＲＲ３はリザルト・レジスタをそれぞれ示
す。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶手段と、主記憶制御手段と、該主記憶制御手
   段に対しデータ転送を行なうデータ転送制御手段を有す
   るチャネル制御手段を具備するデータ処理装置において
   、チャネル制御手段に、 チャネル・バッファ部をスキャンしてデータ転送すべき
   チャネルを選択するプライオリテイ手段と、上記主記憶
   制御手段にデータ転送を行なうアクション手段と、デー
   タ転送に必要な情報を保持するアクション情報保持手段
   と、データ転送結果が伝達されるリザルト手段と、デー
   タ転送前の上記情報を保持するウエイテング情報保持手
   段を設け、転送データにエラーが存在したとき、上記ウ
   エイテング情報保持手段に保持した上記データ転送前の
   情報にもとづき上記リザルト手段に保持されたデータ転
   送後の内容を元に戻して、チャネル・バッファ部にメモ
   リ・リトライ・ビットをオンにするとともにこの復元し
   たチャネル制御情報を転送し、チャネル・バッファ部の
   スキャンにより次に上記リトライ部分が実行されエラー
   が検出されたとき、同様にウエイテング情報保持手段に
   保持した情報のもとづき上記リザルト手段に保持された
   データを元に戻し、メモリ・チェック・ビットをオンに
   してチャネル・バッファ部へ格納したことを特徴とする
   データ転送制御方式。