JP2000148544A

JP2000148544A - ダンプ出力方式

Info

Publication number: JP2000148544A
Application number: JP10330147A
Authority: JP
Inventors: Moriyuki Minewaki; 盛行峰脇
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1998-11-05
Filing date: 1998-11-05
Publication date: 2000-05-30

Abstract

(57)【要約】【課題】ダンプ出力が正常終了しなかった場合に、マニ
ュアル操作によらずローカルメモリのデータを保護した
上で、プリンタインタフェイスからの再ダンプ出力を自
動実行するダンプ出力方式を提供すること。【解決手段】プリンタ制御ボード１００からのEthernet
４００経由によるダンプ出力時に障害が発生した場合
に、ダンプモニター部１０９でダンプ動作モニター信号
を監視してダンプ出力異常を検出する。更に、ローカル
メモリ１０２のデータを保護した上で、リセット信号を
出力しプリンタ制御ボードの初期化を行う。初期化終了
後に、アドレス切換え信号を出力し、ＲＯＭ１０６への
アドレス切換えを行いプリンタ出力によるダンププログ
ラムを実行して自動的にダンプ出力を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はダンプ出力方式、特
に情報処理装置へEthernet経由で接続されるプリンタ制
御ボード等のダンプ出力方式に関する。

【０００２】

【従来の技術】コンピュータ等の情報処理装置におい
て、何らかの異常が生じた場合等に、その状態を示す為
に、主記憶装置の内容を表示したり、プログラムのデバ
ッグの為にプログラムの内容を表示することを一般にダ
ンプという。

【０００３】例えば、特開平４―３６０２４５号公報に
は、ＲＯＭ（読出し専用メモリ）によるメモリダンプ制
御方式が開示されている。また、特開平１―３０２４３
６号公報には、計算機の異常発生時に、この計算機の主
メモリの内容を外部記憶装置に保存するシスエンドダン
プ処理を行う計算機異常処理方式が開示されている。更
に、特開平２―９３８３３号公報には、本発明のダンプ
出力方式に類似するダンプ出力方式が開示されている。
以下、この従来のダンプ出力方式を図４及び図５を参照
して簡単に説明する。

【０００４】図４は、一般的なコンピュータシステムの
構成を示すブロック図である。このコンピュータシステ
ムは、ＣＰＵ（中央処理装置）１１及びメインメモリ
（主記憶装置）１２を有する。ＣＰＵ１１は、Ｉ／Ｏバ
ス１３に接続され、このＩ／Ｏバス１３を介してＨＤＤ
（ハードディスクドライブ）インタフェイス１５、ＦＤ
Ｄ（フロッピーディスクドライブ）インタフェイス１
６、ＰＲＴ（プリンタ）インタフェイス１７及びＣＲＴ
（陰極線管又ブラウン管）インタフェイス１８が接続さ
れる。

【０００５】これら各インタフェイス１５〜１８には、
夫々ハードディスクドライブ１９、フロッピーディスク
ドライブ２０、プリンタ２１及びＣＲＴ２２が接続され
ている。また、ＣＰＵ１１、メインメモリ１２及びＨＤ
Ｄインタフェイス１５に接続されたＤＭＡ（ダイレクト
メモリアクセス）バス１４を有する。各Ｉ／Ｏインタフ
ェイス１５〜１８は、各Ｉ／Ｏ装置１９〜２２の為のイ
ンタフェイスであり、その機能毎に専用のファームウェ
アによる構成となっている。

【０００６】ＣＰＵ１１は、システム全体の制御を行
い、メインメモリ１２にアクセスして入力指示に従うプ
ログラムの起動で所定の処理動作を行う。

【０００７】次に、図５は、上述した図４におけるＩ／
Ｏインタフェイス１５〜１８の内の１つの詳細構成を示
すブロック図である。マイクロプロセッサ３１、ＲＯＭ
３２、ローカルメモリ（ＲＡＭ）３３、Ｉ／Ｏバス制御
回路３５、ＤＭＡバス制御回路３７、ＤＭＡコントロー
ラ３８、３９、Ｉ／Ｏ制御回路４０、Ｉ／Ｏドライバ・
レシーバ４１、割込みコントローラ４２、割込み要求発
生回路４３、スイッチ４４及びＩ／Ｏ装置４５（図４の
１９〜２２に相当）を有する。

【０００８】マイクロプロセッサ３１は、Ｉ／Ｏインタ
フェイス全体を制御する。ＲＯＭ３２は、制御プログラ
ムであるファームウェアを記憶する。ＲＡＭであるロー
カルメモリ３３も同様に制御プログラムであるファーム
ウェアを記憶する。Ｉ／Ｏバス制御回路３５は、Ｉ／Ｏ
バス１３を介してＣＰＵ１１と制御情報及びステータス
情報の送受を行う。

【０００９】ＤＭＡバス制御回路３７は、ＤＭＡバス１
４を介してメインメモリ１２とデータの書込み／読出し
を行う。ＤＭＡコントローラ３８は、ＤＭＡバス制御回
路３７とローカルメモリ３３との間に配置され、メイン
メモリ１２との間でデータの書込み／読出しを行う際の
割込み要求を発生する。ＤＭＡコントローラ３９は、Ｉ
／Ｏ制御回路４０と、ローカルメモリ３３との間に配置
され、ＤＭＡコントローラ３８と同様の動作をする。

【００１０】Ｉ／Ｏ制御回路４０は、実際にＩ／Ｏ装置
４５でのデータの入出力を制御する。Ｉ／Ｏドライバ・
レシーバ４１は、Ｉ／Ｏ装置４５にデータが出力される
場合に、これを駆動し、Ｉ／Ｏ装置４５からデータが入
力される場合に、これを受信する。

【００１１】割込みコントローラ４２は、Ｉ／Ｏバス制
御回路３５、ＤＭＡコントローラ３８、３９等の割込み
要求を受付け、マイクロプロセッサ３１に割込みを発生
する。割込み要求発生回路４３は、規定のパルスを発生
し、割込みコントローラ４２を経由してマイクロプロセ
ッサ３１に割込みを入力する。スイッチ４４は、メモリ
ダンプを指示する為に割込み要求発生回路４３を起動す
るモーメンタリスイッチである。Ｉ／Ｏ装置４５は、上
述した図４のハードディスクドライブ１９、フロッピー
ディスクドライブ２０、プリンタ２１及びＣＲＴ２２に
相当するＩ／Ｏ装置である。

【００１２】上述の如く成されたコンピュータシステム
において、Ｉ／Ｏ装置４５が、例えばプリンタ２１であ
った場合、即ち図５に示す回路がＰＲＴインタフェイス
１７であった場合の動作を以下に説明する。

【００１３】通常のシステム稼動時には、ＣＰＵ１１か
ら指示されたメインメモリ１２のデータが、マイクロプ
ロセッサ３１、ＲＯＭ３２及びローカルメモリ３３で構
成されるファームウェア制御と、ＤＭＡコントローラ３
８、３９等により、Ｉ／Ｏ装置４５であるプリンタ２１
により印字出力される。メインメモリ１２のダンプを行
う場合であっても、通常のシステム稼動と同様の処理手
順で動作する。

【００１４】ＰＲＴインタフェイス１７のファームウェ
アをダンプしたい場合には、スイッチ４４をオンにし、
割込み要求発生回路４３から規定のパルスを発生させ、
割込みコントローラ４２に送る。そこで、割込みコント
ローラ４２は、予め設定された優先順位に従って割込み
を受付け、マイクロプロセッサ３１に割込みを入れる。
ここで、ファームウェアは、プリンタ２１が印字出力中
には割込みコントローラ４２に対して割込み要求発生回
路４３からの割込みを禁止して待機させておくことがで
きる。

【００１５】マイクロプロセッサ３１は、割込み受付け
時に、どこからの割込みかを判別できるベクタ情報を割
込みコントローラ４２から読取り、ローカルメモリ３３
のダンプ要求であることを認識する。ファームウェアに
は、ダンプ専用のサブルーチンが設けられており、割込
みに対して、ダンプサブルーチンをコールする。

【００１６】このダンプサブルーチンでは、ＤＭＡコン
トローラ３９及びＩ／Ｏ制御回路４０に対してローカル
メモリ３３の内容をＩ／Ｏ装置４５であるプリンタ２１
に出力するよう指示を発する。

【００１７】ＤＭＡコントローラ３９は、Ｉ／Ｏ制御回
路４０の要求に基づいて、ローカルメモリ３３から順次
データを読出し、Ｉ／Ｏ制御回路４０及びＩ／Ｏドライ
バ・レシーバ４１を介してプリンタ２１に送出する。フ
ァームウェアが指示した量のデータが全て出力され、プ
リンタ２１で印字出力された時点でＤＭＡコントローラ
３９は割込みコントローラ４２に対して割込み要求を出
す。そこで、ダンプサブルーチンは、動作が終了したこ
とを認識し、ダンプ出力動作を完了して、以後再度通常
のファームウェアルーチンに復帰する。

【００１８】

【発明が解決しようとする課題】上述した従来のダンプ
出力方式には以下に述べる如き種々の問題点ないし課題
があった。

【００１９】先ず、第１に、ダンプ出力先をスイッチに
より指示選択した上でダンプ出力を行っている為に、正
常に出力が完了しなかった場合には、マニュアル操作に
よりスイッチを切替え、他のＩ／Ｏへ再度ダンプ出力起
動を行う必要があった。即ち、ダンプ出力が正常終了し
ない場合のマニュアル操作を必要とした。

【００２０】第２に、ダンプ出力異常終了時に、プリン
タ制御ボードの初期化処理を行わずに、ダンプの再出力
起動を行う為に、前の異常状態が残っており多重障害を
起す可能性／危険性があった。

【００２１】第３に、従来方式ではEthernet接続による
ダンプ出力を想定した機器構成となっていない為に、Et
hernet経由にダンプ出力障害が検出できなかった。

【００２２】そこで、本発明の目的は、ダンプ出力が正
常終了しなかった場合に、マニュアル操作によらずロー
カルメモリのデータを保護した上で、プリンタインタフ
ェイスからの再ダンプ出力を自動実行するダンプ出力方
式を提供することにある。

【００２３】本発明は、Ethernet経由のダンプ出力に障
害が発生した場合に、自動的にダンプ出力異常を検出
し、ローカルメモリにデータを保護した上で、プリンタ
制御ボードの初期化を行い、ダンプ出力をプリンタイン
タフェイス経由で再出力可能にするダンプ出力方式であ
る。

【００２４】

【課題を解決するための手段】前述の課題を解決するた
め、本発明によるダンプ出力方式は、次のような特徴的
な構成を採用している。

【００２５】（１）制御プログラムとダンプ出力プログ
ラムが格納されているＲＯＭと、ダンプ出力の起動をか
けるための割込み信号を発生させるダンプスイッチと、
ダンプ起動中の動作をモニターし、エラー検出または一
定時間内にダンプ出力が終了しないときにアドレス切替
え信号を出力するダンプモニター部と、前記ダンプモニ
ター部からの前記アドレス切替え信号により前記ＲＯＭ
のアドレスを切替えるアドレス切替部とを備えるダンプ
出力方式。

【００２６】（２）更にEthernetを介してホストコンピ
ュータに接続されるＬＡＮコントローラ部を含む上記
（１）のダンプ出力方式。

【００２７】（３）Ethernet経由でプリンタに接続され
るプリンタ制御ボードを対象とする上記（１）又は
（２）のダンプ出力方式。

【００２８】（４）前記アドレス切替部は、前記ダンプ
出力が正常終了しない場合には前記ＲＯＭから初期化信
号を発生するよう構成する上記（１）、（２）又は
（３）のダンプ出力方式。

【００２９】（５）前記ダンプモニター部は、タイマー
を含み、一定時間内にダンプ出力が終了しない場合には
異常ダンプとする上記（１）、（２）、（３）又は
（４）のダンプ出力方式。

【００３０】（６）更にEthernet経由で受取ったデータ
及び制御命令を格納するローカルメモリを備える上記
（２）又は（３）のダンプ出力方式。

【００３１】

【発明の実施の形態】以下、本発明のダンプ出力方式の
好適実施形態例を添付図、特に図１〜図３を参照して詳
細に説明する。

【００３２】図１は、本発明のダンプ出力方式の好適実
施形態例のブロック図を示し、図２と図３は、図1の主
要動作のフローチャートを示す。図１のダンプ出力方式
は、ホストコンピュータ２００と、Ethernet４００を介
して接続されたプリンタ制御ボード１００が、プリンタ
３００とプリンタインタフェイス５００により接続され
ている例である。

【００３３】図１から明らかな如く、プリンタ制御ボー
ド１００は、ＣＰＵ１０１，ローカルメモリ１０２、Ｉ
／Ｏメモリコントローラ部１０３、ＬＡＮコントローラ
部１０４、プリンタコントローラ部１０５、ＲＯＭ（読
出し専用メモリ）１０６、割込みコントローラ１０７、
ダンプスイッチ１０８、ダンプモニター部１０９、ＡＤ
Ｒ（アドレス）切替部１１０を含んでいる。ここで、Ｃ
ＰＵ１０１、ローカルメモリ１０２、Ｉ／Ｏメモリコン
トローラ部１０３、ＬＡＮコントローラ部１０４及びプ
リンタコントローラ部１０５は、Ｉ／Ｏメモリ制御バス
Ｓ１により相互接続されている。

【００３４】割込みコントローラ１０７は、ＣＰＵ１０
１に対して割込み信号Ｓ２を送出する。ダンプスイッチ
１０８は、割込みコントローラ１０７とダンプモニター
部１０９に対して、ダンプ起動割込み信号Ｓ３を送出す
る。プリンタコントローラ部１０５は、割込みコントロ
ーラ１０７に対して、割込み信号Ｓ４を送出する。ＬＡ
Ｎコントローラ部１０４は、割込みコントローラ１０７
に対して、割込み信号Ｓ５を送出する。

【００３５】ＡＤＲ切替部１１０は、ＲＯＭ１０６に対
して、アドレス信号Ｓ６を送出する。また、ダンプモニ
ター部１０９は、ＡＤＲ切替部１１０に対して、ＡＤＲ
切替信号Ｓ７を送出する。ダンプモニター部１０９は、
ＣＰＵ１０１、Ｉ／Ｏメモリコントローラ部１０３、Ｌ
ＡＮコントローラ部１０４及びプリンタコントローラ部
１０５に対して、ＲＳＴ（リセット）信号Ｓ８を送出す
る。ＣＰＵ１０１、Ｉ／Ｏメモリコントローラ部１０
３、ＬＡＮコントローラ部１０４、プリンタコントロー
ラ部１０５及びダンプモニター部１０９には、ダンプ動
作モニター信号Ｓ９が送出する。

【００３６】次に、図１のダンプ出力方式の各部分の動
作を説明する。ＣＰＵ１０１は、ローカルメモリ１０２
に格納される制御プログラム（ファームウェア）を駆使
してプリンタ制御ボード１００全体の動作を制御する。
ローカルメモリ１０２は、ＣＰＵ１０１の制御プログラ
ムと共にホストコンピュータ２００からEthernet４００
を経由して受けるデータ及び制御命令を格納する。

【００３７】Ｉ／Ｏメモリコントローラ部１０３は、Ｃ
ＰＵ１０１からの制御に従ってローカルメモリ１０２、
ＬＡＮコントローラ部１０４、プリンタコントローラ部
１０５の動作及びデータ入力を制御する。ＬＡＮコント
ローラ部１０４は、ホストコンピュータ２００からEthe
rnet４００を経由して受けたデータ（印字データ／制御
命令）をローカルメモリ１０２に格納すると共に、ＣＰ
Ｕ１０１の制御によりプリンタ制御ボード１００内の状
態送出及びローカルメモリ１０２のダンプを行う。

【００３８】プリンタコントローラ部１０５は、ローカ
ルメモリ１０２へ格納されたデータを，ＣＰＵ１０１の
制御に従ってプリンタインタフェイス５００を経由して
プリンタ３００へ送出する。ＲＯＭ１０６は、プリンタ
制御ボード１００の電源投入直後に、ローカルメモリ１
０２へ展開する制御プログラムとダンプ出力プログラム
が格納している。

【００３９】割込みコントローラ部１０７は、ＬＡＮコ
ントローラ部１０４、プリンタコントローラ部１０５、
ダンプスイッチ１０８から出力される割込み信号Ｓ４、
Ｓ５，Ｓ３を入力し、優先順位に従ってＣＰＵ１０１へ
割込みベクタ情報と割込み信号Ｓ２を出力するものとす
る。ダンプスイッチ１０８は、押されると、ダンプ起動
割込み信号Ｓ３を割込みコントローラ部１０７へ出力す
る。

【００４０】一方、ダンプモニター部１０９は、ダンプ
スイッチ１０８からのダンプ起動割込み信号Ｓ３が有効
になったことを検出すると、ダンプモニター部１０９内
にあるタイマー（図示せず）を起動すると共に、ダンプ
動作モニター信号Ｓ９をモニターし、ＣＰＵ１０１、Ｉ
／Ｏメモリコントローラ部１０３、ＬＡＮコントローラ
部１０４及びプリンタコントローラ部１０５のダンプ出
力動作をモニターする。更に、タイマーのタイムアウト
又はダンプ動作モニター信号Ｓ９よりエラーを検出する
と、ＲＳＴ信号Ｓ８を有効出力し、ローカルメモリ１０
２の内容を保護した上で、プリンタ制御ボード１００を
初期化する。この初期化終了後に、ＡＤＲ切替え信号Ｓ
７を有効出力して、ＡＤＲ切替部１１０のＡＤＲ切替を
行う。

【００４１】ＡＤＲ切替部１１０は、ＡＤＲ切替え信号
Ｓ７が有効になると、ＲＯＭ１０６への出力ＡＤＲを切
替えて、ＡＤＲ信号Ｓ６を出力する。このとき、ＣＰＵ
１０１は、ダンプモニター部１０９からのＲＳＴ信号Ｓ
９が有効から無効に切替った後、最初のアクセスとし
て、ＲＯＭ１０６への読出しを行う。ＣＰＵ１０１の読
出しアドレスは、ＡＤＲ切替部１１０により切替えら
れ、ＲＯＭ１０６内にあるプリンタインタフェイス５０
０を経由するダンプ出力プログラムが起動され、プリン
タ３００へローカルメモリ１０２のダンプを出力する。

【００４２】次に、図１〜図３を参照して、プリンタ制
御ボード１００の主要動作手順を説明する。プリンタ制
御ボード１００は、ＲＯＭ１０６及びホストコンピュー
タ２００からローカルメモリ１０２へダウンロードされ
た制御プログラムに従って制御することにより動作す
る。ダンプ起動がかけられた場合の動作は、以下のとお
りである。

【００４３】先ず、ダンプスイッチ１０８が押され（ス
テップＳ１）、ダンプ起動割込み信号Ｓ３が有効になる
（ステップＳ２）。この割込み信号Ｓ３が、割込みコン
トローラ１０７へ入力され（ステップＳ３）、ＣＰＵ１
０１へ割込み信号Ｓ２が有効出力される（ステップＳ
４）。次に、割込みコントローラ１０７から割込みベク
タ情報が出力され（ステップＳ５）、ＣＰＵ１０１は割
込み要因の判断を行う（ステップＳ６）。

【００４４】割込み要因がダンプ出力でない場合には、
他の割込み処理として、ＬＡＮコントローラ部１０４や
プリンタコントローラ部１０５のデータ入出力割込み処
理が行われる（ステップＳ７）。他方、割込み要因がダ
ンプ出力の場合には、ＬＡＮコントローラ部１０４から
Ethernet４００経由によるホストコンピュータへのダン
プ出力が起動される（ステップＳ８）。そこで、ＣＰＵ
１０１は、ダンプ出力プログラムに従って、ローカルメ
モリ１０２の内容をＬＡＮコントローラ部１０４により
読出し、ホストコンピュータ２００へのダンプ出力を実
行する（ステップＳ９）。

【００４５】ダンプ出力の終了は、ＬＡＮコントローラ
部１０４からの割込み信号Ｓ５により、ＣＰＵ１０１へ
通知される。また、ダンプ出力起動後に、ダンプモニタ
ー部１０９内部のタイマーが起動され、ダンプ終了時間
のモニターを開始する（ステップＳ１０）。更に、ダン
プモニター部１０９は、ダンプ動作モニター信号Ｓ９を
モニターし、ＬＡＮコントローラ部１０４、Ｉ／Ｏメモ
リコントローラ部１０３、ＣＰＵ１０１のエラーをポー
リング監視（モニター）すると共にダンプ出力終了をチ
ェックする（ステップＳ１１、Ｓ１２、Ｓ１３）。これ
らステップＳ１１〜Ｓ１３は、いずれかの検出を行うま
でループし、ダンプ出力終了（ステップＳ１３）を検出
すると、ダンプ処理サブルーチンを抜ける（ステップ１
４）。

【００４６】但し、ステップＳ１１でＬＡＮダンプエラ
ー又はステップＳ１２でタイマーのタイムアウトを検出
すると、ダンプモニター部１０９はＲＳＴ信号Ｓ９を送
出し、ローカルメモリ１０２の内容を保護した上で、プ
リンタ制御ボード１００の初期化（ＣＰＵ１０１、Ｉ／
Ｏメモリコントローラ部１０３、ＬＡＮコントローラ部
１０４、プリンタコントローラ部１０５の初期化）を行
う（ステップＳ１５）。この初期化終了後にＡＤＲ切替
え信号Ｓ７を有効出力してＡＤＲ切替部１１０のＡＤＲ
切替えを行う。

【００４７】ＡＤＲ切替部１１０は、ＡＤＲ切替え信号
Ｓ７が有効になると、ＲＯＭ１０６への出力ＡＤＲを切
替えてアドレス信号Ｓ６を出力する（ステップＳ１
６）。そこで、ＣＰＵ１０１は、ダンプモニター部１０
９からのＲＳＴ信号Ｓ９が有効から無効に切替った後の
最初のアクセスとして、ＲＯＭ１０６の読出しを行う
（ステップＳ１７）。ＣＰＵ１０１の読出しアドレス
は、プリンタ制御ボード１００に電源が投入された直後
にアクセスされるアドレスと同じであるが、ＡＤＲ切替
部１１０によりアドレスが切替えられ、ＲＯＭ１０６内
にあるプリンタインタフェイス５００を経由するダンプ
出力プログラムが起動される（ステップＳ１８）。そこ
で、ＣＰＵ１０１は、ダンプ出力プログラムに従ってロ
ーカルメモリ１０２の内容をプリンタコントローラ部１
０５により読出し、プリンタインタフェイス５００経由
でプリンタ３００へのダンプ出力を実行する（ステップ
Ｓ１９）。

【００４８】ダンプ出力の終了は、プリンタコントロー
ラ部１０５からの割込み信号Ｓ４により、ＣＰＵ１０１
へ通知される。このとき、プリンタ出力によるエラー発
生の有無をＣＰＵ１０１にてモニターする（ステップＳ
２０）。エラー発生時には、ダンプ出力不可に対するア
ラーム報告を、Ethernet４００経由でホストコンピュー
タ２００へ、又は表示ランプ等で知らせる（ステップＳ
２１）。ダンプ出力が正常終了したことを検出すると、
ダンプ処理サブルーチンを抜け、ＡＤＲ切替え信号Ｓ７
を無効にすると共に、通常の電源投入直後のＣＰＵ動作
に復帰する（ステップＳ２２、Ｓ２３）。

【００４９】以上、本発明のダンプ出力方式の好適実施
形態例の構成及び動作を詳述した。しかし、本発明は斯
る特定例のみに限定されるべきではなく、必要に応じて
種々の変形変更が可能であること勿論である。

【００５０】

【発明の効果】上述の説明から理解される如く、本発明
のダンプ出力方式によると、特にダンプモニター部とＡ
ＤＲ切替部とを設け、Ethernet経由のダンプ出力動作を
モニターすると共に、異常発生時にプリンタ制御ボード
の初期化機能とＡＤＲ切替え機能とにより、ＣＰＵから
別手段（プリンタ出力）での再ダンプ出力機能を自動的
に実行する。従って、プリンタ制御ボードからEthernet
経由によるダンプ出力に障害が発生し、失敗した場合で
も、ダンプ出力異常を自動的に検出して更にローカルメ
モリのデータ内容を保護し、プリンタ制御ボードの初期
化及び自動再ダンプ出力が実行可能となるという実用上
の顕著な効果を有する。

【図面の簡単な説明】

【図１】本発明によるダンプ出力方式の好適実施形態例
のブロック図である。

【図２】図１のプリンタ制御ボードの主要動作説明用フ
ローチャートである。

【図３】従来のコンピュータシステムの構成を示すブロ
ック図である。

【図４】図３のＩ／Ｏインタフェイスの構成例を示すブ
ロック図である。

【図５】図４におけるＩ／Ｏインタフェイス１５〜１８
の内の１つの詳細構成を示すブロック図である。

【符号の説明】

１００プリンタ制御ボード１０１ＣＰＵ１０２ローカルメモリ１０３Ｉ／Ｏメモリコントローラ部１０４ＬＡＮコントローラ部１０５プリンタコントローラ部１０６ＲＯＭ１０７割込みコントローラ１０８ダンプスイッチ１０９ダンプモニター部１１０アドレス切替部２００ホストコンピュータ３００プリンタ４００ Ethernet ５００プリンタインタフェイス

Claims

【特許請求の範囲】

【請求項１】制御プログラムとダンプ出力プログラムが
格納されているＲＯＭと、ダンプ出力の起動をかけるための割込み信号を発生させ
るダンプスイッチと、ダンプ起動中の動作をモニターし、エラー検出または一
定時間内にダンプ出力が終了しないときにアドレス切替
え信号を出力するダンプモニター部と、前記ダンプモニター部からの前記アドレス切替え信号に
より前記ＲＯＭのアドレスを切替えるアドレス切替部と
を備えることを特徴とするダンプ出力方式。
【請求項２】更にEthernetを介してホストコンピュータ
に接続されるＬＡＮコントローラ部を含むことを特徴と
する請求項１に記載のダンプ出力方式。
【請求項３】Ethernet経由でプリンタに接続されるプリ
ンタ制御ボードを対象とすることを特徴とする請求項１
又は２に記載のダンプ出力方式。
【請求項４】前記アドレス切替部は、前記ダンプ出力が
正常終了しない場合には前記ＲＯＭから初期化信号を発
生するよう構成することを特徴とする請求項１、２又は
３に記載のダンプ出力方式。
【請求項５】前記ダンプモニター部は、タイマーを含
み、一定時間内にダンプ出力が終了しない場合には異常
ダンプとすることを特徴とする請求項１、２、３又は４
に記載のダンプ出力方式。
【請求項６】更にEthernet経由で受取ったデータ及び制
御命令を格納するローカルメモリを備えることを特徴と
する請求項２又は３に記載のダンプ出力方式。