JPH06139088A - ２重化プロセッサシステム - Google Patents
２重化プロセッサシステムInfo
- Publication number
- JPH06139088A JPH06139088A JP4291854A JP29185492A JPH06139088A JP H06139088 A JPH06139088 A JP H06139088A JP 4291854 A JP4291854 A JP 4291854A JP 29185492 A JP29185492 A JP 29185492A JP H06139088 A JPH06139088 A JP H06139088A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- self
- diagnosis
- processor
- operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 ２重化プロセッサシステムに関し、待機側の
ＣＰＵのダイナミック動作による異常を知り、早く補修
が出来、待機側のＣＰＵに切り替えた時直ちに正常に動
作する２重化プロセッサシステムを目的とする。 【構成】 例えば動作中のＣＰＵ１は、自系のパルス発
生器３より定期的にパルスを他系のモノマルチ６に出力
して待機中のＣＰＵ２を起動し、モノマルチ６の動作中
に自己診断プログラム２１にて自己診断をさせ、診断結
果を、動作中のＣＰＵ１が監視している状態レジスタ１
７に記憶させ、異常の時は監視装置３１に知らせる構成
とする。
ＣＰＵのダイナミック動作による異常を知り、早く補修
が出来、待機側のＣＰＵに切り替えた時直ちに正常に動
作する２重化プロセッサシステムを目的とする。 【構成】 例えば動作中のＣＰＵ１は、自系のパルス発
生器３より定期的にパルスを他系のモノマルチ６に出力
して待機中のＣＰＵ２を起動し、モノマルチ６の動作中
に自己診断プログラム２１にて自己診断をさせ、診断結
果を、動作中のＣＰＵ１が監視している状態レジスタ１
７に記憶させ、異常の時は監視装置３１に知らせる構成
とする。
Description
【０００１】
【産業上の利用分野】本発明は、待機側のプロセッサ
（以下ＣＰＵと称す）のダイナミック動作による異常を
知ることが出来る２重化プロセッサシステムに関する。
（以下ＣＰＵと称す）のダイナミック動作による異常を
知ることが出来る２重化プロセッサシステムに関する。
【０００２】２重化プロセッサシステムでは、待機側の
ＣＰＵのダイナミック動作による異常を知り、早く補修
が出来、待機側のＣＰＵに切り替えた時直ちに正常に動
作する、信頼性の高いものであることが望まれている。
ＣＰＵのダイナミック動作による異常を知り、早く補修
が出来、待機側のＣＰＵに切り替えた時直ちに正常に動
作する、信頼性の高いものであることが望まれている。
【０００３】
【従来の技術】図３は従来例の２重化プロセッサシステ
ムのブロック図である。図３では、０系プロセッサ装置
１０’，１系プロセッサ装置１１’には夫々、一方が動
作中は他方は待機中であるＣＰＵ１，２、常時動作をし
ているクロック発生器３２，３３、入出力ユニット４，
５、クロック発生器３２，３３夫々の断を検出するクロ
ック断検出部３４，３５、タイムアウトになることによ
りプロセッサの異常を知りプロセッサ選択部３０に通知
するウオッチドグタイマモノマルチ（以下ＷＤＴモノマ
ルチと称す）１２，１３を有している。
ムのブロック図である。図３では、０系プロセッサ装置
１０’，１系プロセッサ装置１１’には夫々、一方が動
作中は他方は待機中であるＣＰＵ１，２、常時動作をし
ているクロック発生器３２，３３、入出力ユニット４，
５、クロック発生器３２，３３夫々の断を検出するクロ
ック断検出部３４，３５、タイムアウトになることによ
りプロセッサの異常を知りプロセッサ選択部３０に通知
するウオッチドグタイマモノマルチ（以下ＷＤＴモノマ
ルチと称す）１２，１３を有している。
【０００４】そして通常はプロセッサ選択部３０よりＣ
ＰＵ１に１レベルの信号を送り動作させ、ＣＰＵ２には
０レベルの信号を送り待機中とし、動作中のＣＰＵ１
は、定期的に待機中の１系プロセッサ装置１１’のクロ
ック断検出部３５を監視し、断を検出していると、直ち
に入出力ユニット４を介して監視装置３１’に通知し、
表示をさせることで直ちにクロック発生器３３を補修さ
せるようにしている。
ＰＵ１に１レベルの信号を送り動作させ、ＣＰＵ２には
０レベルの信号を送り待機中とし、動作中のＣＰＵ１
は、定期的に待機中の１系プロセッサ装置１１’のクロ
ック断検出部３５を監視し、断を検出していると、直ち
に入出力ユニット４を介して監視装置３１’に通知し、
表示をさせることで直ちにクロック発生器３３を補修さ
せるようにしている。
【０００５】尚、ＷＤＴモノマルチ１２より異常信号が
入力すると、プロセッサ選択部３０は、ＣＰＵ１に０レ
ベルの信号を送り待機中とし、ＣＰＵ２に１レベルの信
号を送り動作させるようにしている。勿論この時ＣＰＵ
１を補修する。
入力すると、プロセッサ選択部３０は、ＣＰＵ１に０レ
ベルの信号を送り待機中とし、ＣＰＵ２に１レベルの信
号を送り動作させるようにしている。勿論この時ＣＰＵ
１を補修する。
【０００６】
【発明が解決しようとする課題】しかしながら、待機側
のＣＰＵのダイナミック動作による異常は検出出来ない
ので、切り替えた時正常に動作しないことがあり、信頼
性が低い問題点がある。
のＣＰＵのダイナミック動作による異常は検出出来ない
ので、切り替えた時正常に動作しないことがあり、信頼
性が低い問題点がある。
【０００７】本発明は、待機側のＣＰＵのダイナミック
動作による異常を知り、早く補修が出来、待機側のＣＰ
Ｕに切り替えた時直ちに正常に動作する２重化プロセッ
サシステムの提供を目的としている。
動作による異常を知り、早く補修が出来、待機側のＣＰ
Ｕに切り替えた時直ちに正常に動作する２重化プロセッ
サシステムの提供を目的としている。
【０００８】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、第１のＣＰＵ１を有す
る０系プロセッサ装置１０と、第２のＣＰＵ２を有する
１系プロセッサ装置１１とを有し、一方のＣＰＵが動作
中は他方のＣＰＵは待機し、動作中のＣＰＵが監視して
いる待機側のプロセッサ装置の部分の異常を検出すると
監視装置３１に知らせる２重化プロセッサシステムにお
いて、該０系，１系のプロセッサ装置１０，１１には夫
々、自己診断プログラム２０，２１及び、動作中は、待
機中のＣＰＵを起動し自己診断プログラムにて自己診断
をさせるモノマルチ５，６及び、該モノマルチ５，６を
起動するパルスを出力するパルス発生器３，４及び、他
系のＣＰＵが監視している診断結果を記憶する状態レジ
スタ１６，１７を設け、動作中のＣＰＵは自系のパルス
発生器より定期的にパルスを他系のモノマルチに出力
し、待機中のＣＰＵを起動し該モノマルチが動作中に自
己診断をさせ、診断結果を、動作中のＣＰＵが監視して
いる状態レジスタに記憶させる構成とする。
ック図である。図１に示す如く、第１のＣＰＵ１を有す
る０系プロセッサ装置１０と、第２のＣＰＵ２を有する
１系プロセッサ装置１１とを有し、一方のＣＰＵが動作
中は他方のＣＰＵは待機し、動作中のＣＰＵが監視して
いる待機側のプロセッサ装置の部分の異常を検出すると
監視装置３１に知らせる２重化プロセッサシステムにお
いて、該０系，１系のプロセッサ装置１０，１１には夫
々、自己診断プログラム２０，２１及び、動作中は、待
機中のＣＰＵを起動し自己診断プログラムにて自己診断
をさせるモノマルチ５，６及び、該モノマルチ５，６を
起動するパルスを出力するパルス発生器３，４及び、他
系のＣＰＵが監視している診断結果を記憶する状態レジ
スタ１６，１７を設け、動作中のＣＰＵは自系のパルス
発生器より定期的にパルスを他系のモノマルチに出力
し、待機中のＣＰＵを起動し該モノマルチが動作中に自
己診断をさせ、診断結果を、動作中のＣＰＵが監視して
いる状態レジスタに記憶させる構成とする。
【０００９】
【作用】本発明によれば、例えば動作中のＣＰＵ１は、
自系のクロック発生器３より定期的にパルスを他系のモ
ノマルチ６に出力して待機中のＣＰＵ２を起動し、モノ
マルチ６の動作中に自己診断プログラム２１にて自己診
断をさせ、診断結果を、動作中のＣＰＵ１が監視してい
る状態レジスタ１７に記憶させ、異常の時は監視装置３
１に知らせるので、早く補修が出来、待機側のＣＰＵに
切り替えた時直ちに正常に動作するようになる。
自系のクロック発生器３より定期的にパルスを他系のモ
ノマルチ６に出力して待機中のＣＰＵ２を起動し、モノ
マルチ６の動作中に自己診断プログラム２１にて自己診
断をさせ、診断結果を、動作中のＣＰＵ１が監視してい
る状態レジスタ１７に記憶させ、異常の時は監視装置３
１に知らせるので、早く補修が出来、待機側のＣＰＵに
切り替えた時直ちに正常に動作するようになる。
【００１０】
【実施例】図２は本発明の実施例の２重化プロセッサシ
ステムのブロック図である。図２で図３の従来例と異な
る点は、クロック発生器３２，３３、及びクロック断検
出部３４，３５を除いた点及び、０系プロセッサ装置１
０，１系プロセッサ装置１１夫々には、ＲＯＭ２４，２
５に記憶させた自己診断プログラム２０，２１を設けた
点及び、ＣＰＵの制御により定期的に他系の自己診断起
動モノマルチにパルスを送るパルス発生器３，４を設け
た点及び、動作時は、待機側のＣＰＵ２又は１にオア回
路１８，２２又は１９，２３を介して信号を送り起動す
ると共に、自己診断中表示レジスタ７又は８に自己診断
中を表示させる自己診断起動モノマルチ５ー１，６ー１
を設けた点及び、他系のＣＰＵが読み出す、自己診断結
果を書き込む状態レジスタ１６，１７を設けた点及び、
自己診断中を表示させる自己診断中表示レジスタ７，８
を設けた点であるので、この異なる点を中心に、０系プ
ロセッサ装置１０が動作中で１系プロセッサ装置１１が
待機中であるとして以下説明する。
ステムのブロック図である。図２で図３の従来例と異な
る点は、クロック発生器３２，３３、及びクロック断検
出部３４，３５を除いた点及び、０系プロセッサ装置１
０，１系プロセッサ装置１１夫々には、ＲＯＭ２４，２
５に記憶させた自己診断プログラム２０，２１を設けた
点及び、ＣＰＵの制御により定期的に他系の自己診断起
動モノマルチにパルスを送るパルス発生器３，４を設け
た点及び、動作時は、待機側のＣＰＵ２又は１にオア回
路１８，２２又は１９，２３を介して信号を送り起動す
ると共に、自己診断中表示レジスタ７又は８に自己診断
中を表示させる自己診断起動モノマルチ５ー１，６ー１
を設けた点及び、他系のＣＰＵが読み出す、自己診断結
果を書き込む状態レジスタ１６，１７を設けた点及び、
自己診断中を表示させる自己診断中表示レジスタ７，８
を設けた点であるので、この異なる点を中心に、０系プ
ロセッサ装置１０が動作中で１系プロセッサ装置１１が
待機中であるとして以下説明する。
【００１１】ＣＰＵ１は定期的にパルス発生器３をオン
としパルスを自己診断起動モノマルチ６ー１に送り起動
し、オア回路１９，２３を介してＣＰＵ２に１レベルの
信号を送り、ＣＰＵ２の待機を解き動作状態とすると共
に自己診断中表示レジスタ８にも１レベルを送り自己診
断中とする。
としパルスを自己診断起動モノマルチ６ー１に送り起動
し、オア回路１９，２３を介してＣＰＵ２に１レベルの
信号を送り、ＣＰＵ２の待機を解き動作状態とすると共
に自己診断中表示レジスタ８にも１レベルを送り自己診
断中とする。
【００１２】自己診断中表示レジスタ８が自己診断中と
なると、ＣＰＵ２は自己診断プログラム２１をＲＯＭ２
５より読出し、自己診断起動モノマルチ６ー１の動作中
に、ダイナミック動作（クロック発生器が断の時もダイ
ナミック動作は異常となるので、クロック断検出部は除
いてある）の自己診断を行い結果を状態レジスタ１７に
記憶する。
なると、ＣＰＵ２は自己診断プログラム２１をＲＯＭ２
５より読出し、自己診断起動モノマルチ６ー１の動作中
に、ダイナミック動作（クロック発生器が断の時もダイ
ナミック動作は異常となるので、クロック断検出部は除
いてある）の自己診断を行い結果を状態レジスタ１７に
記憶する。
【００１３】ＣＰＵ１は、パルス発生器１をオンとした
時より、ＣＰＵ２が自己診断を完了し状態レジスタ１７
に結果を記憶する迄の時間経た後、状態レジスタ１７を
読み、異常の場合は、入出力ユニット１４を介して監視
装置３１に知らせＣＰＵ２の異常を表示させる。
時より、ＣＰＵ２が自己診断を完了し状態レジスタ１７
に結果を記憶する迄の時間経た後、状態レジスタ１７を
読み、異常の場合は、入出力ユニット１４を介して監視
装置３１に知らせＣＰＵ２の異常を表示させる。
【００１４】すると保守者は直ちに異常原因を調べ補修
を行う。従って、ＣＰＵ２に切り替えた時直ちに正常に
動作することになる。
を行う。従って、ＣＰＵ２に切り替えた時直ちに正常に
動作することになる。
【００１５】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、待機側のＣＰＵがダイナミック動作をすると異常で
あることが判り、直ちに補修が出来るので、切り替えた
時直ちに正常に動作し、信頼性の高い２重化プロセッサ
システムが得られる効果がある。
ば、待機側のＣＰＵがダイナミック動作をすると異常で
あることが判り、直ちに補修が出来るので、切り替えた
時直ちに正常に動作し、信頼性の高い２重化プロセッサ
システムが得られる効果がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例の２重化プロセッサシステム
のブロック図、
のブロック図、
【図３】は従来例の２重化プロセッサシステムのブロッ
ク図である。
ク図である。
１，２はプロセッサ、 ３，４はパルス発生器、 ５，６はモノマルチ、 ５ー１，６ー１は自己診断起動モノマルチ、 ７，８は自己診断中表示レジスタ、 １０，１０’は０系プロセッサ装置、 １１，１１’は１系プロセッサ装置、 １２，１３はウオッチドグタイマモノマルチ、 １４，１５は入出力ユニット、 １６，１７は状態レジスタ、 １８，１９，２２，２３はオア回路、 ２０，２１は自己診断プログラム、 ２４，２５はＲＯＭ、 ３０はプロセッサ選択部、 ３１，３１’は監視装置、 ３２，３３はクロック発生器、 ３４，３５はクロック断検出部を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 光伸 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 山崎 直己 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (1)
- 【請求項１】 第１のプロセッサ（１）を有する０系プ
ロセッサ装置（１０）と、第２のプロセッサ（２）を有
する１系プロセッサ装置（１１）とを有し、一方のプロ
セッサが動作中は他方のプロセッサは待機し、動作中の
プロセッサが監視している待機側のプロセッサ装置の部
分の異常を検出すると監視装置（３１）に知らせる２重
化プロセッサシステムにおいて、該０系，１系のプロセ
ッサ装置（１０，１１）には夫々、自己診断プログラム
（２０，２１）及び、動作中は、待機中のプロセッサを
起動し自己診断プログラムにて自己診断をさせるモノマ
ルチ（５，６）及び、該モノマルチ（５，６）を起動す
るパルスを出力するパルス発生器（３，４）及び、他系
のプロセッサが監視している診断結果を記憶する状態レ
ジスタ（１６，１７）を設け、動作中のプロセッサは自
系のパルス発生器より定期的にパルスを他系のモノマル
チに出力し待機中のプロセッサを起動し該モノマルチが
動作中に自己診断をさせ、診断結果を、動作中のプロセ
ッサが監視している状態レジスタに記憶させるようにし
たことを特徴とする２重化プロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4291854A JPH06139088A (ja) | 1992-10-30 | 1992-10-30 | ２重化プロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4291854A JPH06139088A (ja) | 1992-10-30 | 1992-10-30 | ２重化プロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06139088A true JPH06139088A (ja) | 1994-05-20 |
Family
ID=17774284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4291854A Withdrawn JPH06139088A (ja) | 1992-10-30 | 1992-10-30 | ２重化プロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06139088A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011074147A1 (ja) * | 2009-12-16 | 2011-06-23 | 三菱電機株式会社 | 二重系制御装置 |
-
1992
- 1992-10-30 JP JP4291854A patent/JPH06139088A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011074147A1 (ja) * | 2009-12-16 | 2011-06-23 | 三菱電機株式会社 | 二重系制御装置 |
| CN102656528A (zh) * | 2009-12-16 | 2012-09-05 | 三菱电机株式会社 | 双重系统控制装置 |
| JPWO2011074147A1 (ja) * | 2009-12-16 | 2013-04-25 | 三菱電機株式会社 | 二重系制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530946A (en) | Processor failure detection and recovery circuit in a dual processor computer system and method of operation thereof | |
| JPH0651802A (ja) | バックアップ機能を有するプログラマブル・コントローラ | |
| JP2010140361A (ja) | コンピュータシステム及び異常検出回路 | |
| JPH0693229B2 (ja) | デ−タ処理装置 | |
| KR100279204B1 (ko) | 자동제어시스템에서현장제어장치의콘트롤러이중화제어방법및그장치 | |
| JPH06139088A (ja) | ２重化プロセッサシステム | |
| JP2505299B2 (ja) | 多重化システムの無応答判定方式 | |
| JPH08287030A (ja) | 多重系計算機システムの自動再起動装置および方法 | |
| JPH08202589A (ja) | 情報処理装置及び故障診断方法 | |
| JPH03139736A (ja) | 情報処理システムにおける系切替方式 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JP2000148544A (ja) | ダンプ出力方式 | |
| JPS60247750A (ja) | システム初期構成制御方式 | |
| JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| KR100408266B1 (ko) | 컴퓨터 시스템의 폴트 자동 복구장치 | |
| JPH04305758A (ja) | 情報処理装置 | |
| JPS61169036A (ja) | システム監視装置 | |
| JP2818437B2 (ja) | 障害検出回路 | |
| JPH08263455A (ja) | マルチ・プロセッサ・システムにおける故障プロセッサのデグレード方式 | |
| JPH11184734A (ja) | Ｃｐｕの相互監視装置 | |
| JP2002366451A (ja) | マルチプロセッサシステム | |
| JPH02130646A (ja) | Ｃｐｕの異常検出方式 | |
| JPH0320838A (ja) | データ処理装置の異常検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |