JPH07248858A - 停電処理機能を有する電子機器 - Google Patents

Abstract

(57)【要約】 【目的】 停電発生時に行われるべき停電処理が完了し
ていないことを復電時に検出して、停電処理未完による
復電時におけるプロセッサの暴走等を未然に防止する。 【構成】 停電処理が完了したときセットする停電処理
完了フラグを電源断時であってもデータ保持可能な記憶
部に設ける。復電時、停電処理完了フラグの状態を調
べ、セット状態を確認した場合には停電復帰処理を実行
するとともに停電処理完了フラグをリセットする。リセ
ット状態を確認した場合にはエラーを報知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、停電処理機能を有する
電子機器に関する。

【０００２】

【従来の技術】一般的に、電子式キャッシュレジスタ，
パーソナルコンピュータ等の電子機器は、一時的に停電
が発生しても、復電時には停電発生前の状態から動作を
継続できることが望ましい。

【０００３】そこでこの種の電子機器は、電源電圧を常
時監視し、機器の通常動作が保障される定常電圧レベル
とプロセッサの動作限界電圧であるリセット電圧レベル
との間に設定された停電検出電圧レベルまで低下したこ
とを検出すると停電検出信号を、さらにリセット電圧レ
ベルまで低下したことを検出するとリセット信号をそれ
ぞれプロセッサに送出する停電検出回路を搭載し、前記
停電検出信号に応動してプロセッサ内のプログラムカウ
ンタ，メモリアドレスレジスタ，命令レジスタ，メモリ
データレジスタ等の制御データを、電源断時であっても
データ保持可能な記憶部、例えばＬｉ（リチウム）バッ
テリによって電源バックアップされたＳ−ＲＡＭ（スタ
チック形ランダム・アクセス・メモリ）にセーブする停
電処理機能を有していた。

【０００４】この停電処理機能を有することにより、復
電時には記憶部にセーブしておいた制御データをプロセ
ッサ内の各エリアにロードすることで、停電発生前の状
態から動作を継続できる。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
停電処理機能を有する電子機器においては、例えば停電
検出回路を構成するハードウェアの不良等によって停電
検出信号が送出されずにリセット信号が出力されてしま
い、制御データをセーブすることなくプロセッサがリセ
ットしてしまうことがあった。

【０００６】また、通常は停電検出信号が送出されてか
らリセット信号が出力されるまでの間隔が制御データの
セーブに十分な時間（例えば数１０ｍ秒）となるように
停電検出電圧レベルＶ１が設定されるが、やはりハード
ウェアの不良等によってこの間隔が短くなり、制御デー
タのセーブが完了する前にプロセッサがリセットしてし
まうことがあった。

【０００７】このような場合でも、復電時には記憶部に
おける制御データセーブ領域の内容をプロセッサ内の各
エリアにロードする停電復帰処理が行われていたので、
不正なデータがロードされてプロセッサが暴走するおそ
れがあった。

【０００８】そこで本発明は、停電発生時に行われるべ
き停電処理が完了していないことを復電時に検出するこ
とができ、停電処理未完による復電時におけるプロセッ
サの暴走等を未然に防止できる停電処理機能を有する電
子機器を提供しようとするものである。

【０００９】

【課題を解決するための手段】本発明は、停電検出時に
はプロセッサ内の制御データを電源断時であってもデー
タ保持可能な記憶部にセーブする停電処理を実行し、復
電時には記憶部にセーブされた制御データをプロセッサ
内へ戻す停電復帰処理を実行する停電処理機能を有する
電子機器において、停電処理が完了したときセットする
停電処理完了フラグを前記記憶部に設けるとともに、復
電時、停電処理完了フラグの状態を調べるフラグチェッ
ク手段と、このフラグチェック手段により停電処理完了
フラグのセット状態を確認した場合には停電復帰処理を
実行するとともに停電処理完了フラグをリセットする停
電復帰処理手段と、フラグチェック手段により停電処理
完了フラグのリセット状態を確認した場合にはエラーを
報知するエラー報知手段とを設けたものである。

【００１０】

【作用】このような構成の本発明であれば、電源電圧の
停電が検出されると、通常はプロセッサの制御データ等
を電源断時であってもデータ保持可能な記憶部にセーブ
する停電処理が実行される。そして、この停電処理が完
了すると停電処理完了フラグがセットされる。なお、プ
ロセッサは電源電圧が停電検出時のレベルよりも低いリ
セットレベルまで低下するとリセットされる。

【００１１】その後、復電されると、フラグチェック手
段により停電処理完了フラグの状態が調べられる。ここ
で、同フラグがセットされている場合には、停電発生時
に停電処理が完了しているので、停電復帰処理手段によ
り記憶部にセーブされていた制御データがプロセッサ内
に戻されるとともに停電処理完了フラグがリセットされ
る。

【００１２】これに対し、同フラグがリセットされてい
る場合には、停電発生時に停電処理が未完のままプロセ
ッサがリセットされているので、エラー報知手段により
エラーが報知される。このとき、停電前の状態から動作
を継続できず暴走するおそれがある。

【００１３】

【実施例】以下、本発明の一実施例を図面を参照しなが
ら説明する。

【００１４】図１はこの実施例における電子機器の要部
構成を示すブロック図であって、この電子機器は、プロ
セッサとしてＣＰＵ（中央処理装置）１を搭載してい
る。

【００１５】またこの電子機器は、このＣＰＵ１が処理
するプログラム等の固定的データが予め格納されたＲＯ
Ｍ（リード・オンリ・メモリ）２、Ｌｉバッテリ３ａに
よって電源がバックアップされ、電源断時であってもデ
ータ保持可能な記憶部としてのＳ−ＲＡＭ３、及び各種
データを一時記憶するためのメモリエリアが形成された
Ｄ−ＲＡＭ（ダイナミック形ランダム・アクセス・メモ
リ）４を搭載しており、前記ＣＰＵ１と各メモリ２，
３，４とをアドレスバス，データバス等のバスライン５
で接続している。

【００１６】ここで、前記Ｓ−ＲＡＭ３には、特に図２
に示すようにデータセーブ領域３ａと停電処理完了フラ
グＦの領域３ｂとが形成されている。データセーブ領域
３ａは、停電発生時にＣＰＵ１内のプログラムカウン
タ，メモリアドレスレジスタ，命令レジスタ，メモリデ
ータレジスタ等の制御データを退避させるための領域で
ある。停電処理完了フラグＦは停電処理が完了したとき
セットされるフラグである。

【００１７】さらにこの電子機器は、前記ＣＰＵ１に、
バスライン５及びＩ／Ｏポート６ａ，７ａ，８ａ，９ａ
を介してキーボード６、表示器７、プリンタ８、ＨＤＤ
（ハードディスク装置）９等の各種入出力装置を接続し
ている。

【００１８】同図において１０は電源スイッチであり、
この電源スイッチ１０を投入することで商用交流電源１
１が電源回路１２に供給される。この電源回路１２は、
商用交流電源１１から＋５Ｖ，＋１２Ｖ等の直流電源を
生成し、前記ＣＰＵ１の他、Ｓ−ＲＡＭ３，Ｄ−ＲＡＭ
４、キーボード６、表示器７、プリンタ８、ＨＤＤ９等
の各部に給電するものである。

【００１９】そしてこの電子機器は、前記電源回路１２
から各部に給電される電源電圧を監視し、電圧レベルに
応じて停電検出信号Ｓ１及びリセット信号Ｓ２を前記Ｃ
ＰＵ１の割込端子ＩＮＴ及びリセット端子ＲＥＳＥＴに
それぞれ送出するように構成された停電検出回路１３を
搭載している。

【００２０】この停電検出回路１３は、図３に示すよう
に、時点ｔ０にて電源スイッチ１０の開放や商用交流電
源１１の異常等によって停電が発生し、時点ｔ１にて電
源電圧が定常電圧レベルＶ０から停電検出電圧レベルＶ
１まで低下したことを検知すると、停電検出信号Ｓ１を
ハイレベル“Ｈ”にしてＣＰＵ１に停電検出割込みを通
知する。

【００２１】また、時点ｔ２にて前記停電検出電圧レベ
ルＶ１よりも低いリセット電圧レベルＶ２まで低下した
ことを検知すると、リセット信号Ｓ２をハイレベル
“Ｈ”にしてＣＰＵ１をリセットする。

【００２２】その後復電し、時点ｔ３にて電源電圧が前
記リセット電圧レベルＶ２まで上昇したことを検知する
と、リセット信号Ｓ２をローレベル“Ｌ”にしてＣＰＵ
１のリセットを解除する。

【００２３】また、時点ｔ４にて前記停電検出電圧レベ
ルＶ１まで上昇すると、停電検出信号Ｓ１をローレベル
“Ｌ”にしてＣＰＵ１に停電解除割込みを通知する。

【００２４】しかして、前記ＣＰＵ１は、リセット信号
Ｓ２がローレベル“Ｌ”となってリセットが解除された
後、停電検出信号Ｓ１がローレベル“Ｌ”となって停電
解除割込みが通知されると、図４の流れ図に示す処理を
実行するようにプログラム構成されている。

【００２５】すなわち、先ずＳＴ（ステップ）１として
キーボード６のキー信号により初期化要求が行われてい
るか否かを判断する。ここで、初期化要求が行われてい
る場合には、ＳＴ２として該ＣＰＵ１内のプログラムカ
ウンタ，メモリアドレスレジスタ，命令レジスタ，メモ
リデータレジスタ等の制御データの初期化や、前記Ｓ−
ＲＡＭ３及びＤ−ＲＡＭ４のクリア等の初期化処理を行
った後、ＳＴ３として該電子機器としての通常処理に入
る。

【００２６】この通常処理を実行中に、ＳＴ４として停
電検出信号Ｓ１がハイレベル“Ｈ”となって停電検出割
込みの通知を受けると、電源電圧が停電検出電圧レベル
Ｖ１まで低下したので、ＳＴ５として前記ＣＰＵ１内の
制御データをＳ−ＲＡＭ３のデータセーブ領域３ａにセ
ーブする停電処理を実行する。

【００２７】そして、ＳＴ６として停電解除割込みを受
けることなく、ＳＴ７として前記停電処理を全て完了し
たならば、ＳＴ８としてＳ−ＲＡＭ３におけるフラグ領
域３ｂに停電処理完了フラグＦを“１”にセットする。

【００２８】なお、ＳＴ５の停電処理を実行中に、ＳＴ
６として停電検出信号Ｓ１がローレベル“Ｌ”となって
停電解除割込みの通知を受けると、電源電圧がリセット
電圧レベルＶ２まで低下することなく停電検出電圧レベ
ルＶ１以上に回復したので、ＳＴ３の通常処理に戻る。

【００２９】一方、ＳＴ１にて初期化要求が行われてい
ない場合には、ＳＴ９として前記フラグ領域３ｂ内にお
ける停電処理完了フラグＦの状態を調べる（フラグチェ
ック手段）。

【００３０】ここで、この停電処理完了フラグＦが
“１”にセットされている場合には、停電によりＣＰＵ
１がリセットされる前に停電処理が開始され完了してい
るので、ＳＴ１０として前記Ｓ−ＲＡＭ３のデータセー
ブ領域３ａ内にセーブされていた制御データをＣＰＵ１
内にロードする停電復帰処理を実行する。そして、ＳＴ
１１としてこの停電復帰処理を全て完了したならば、Ｓ
Ｔ１２として前記停電処理完了フラグＦを“０”にリセ
ットする（停電復帰処理手段）。

【００３１】しかる後、ＳＴ３の通常処理に入る。

【００３２】一方、ＳＴ９にて停電処理完了フラグＦが
“０”にリセットされている場合には、停電によりＣＰ
Ｕ１がリセットされるまでに停電処理が完了していなか
ったので、ＳＴ１３としてシステムエラーである旨を示
すメッセージデータを表示器７に表示させてオペレータ
に報知する（エラー報知手段）。

【００３３】このような構成の本実施例においては、当
該電子機器の通常処理実行中に電源スイッチ１０の開放
や商用交流電源１１の異常等によって停電が発生し、電
源電圧が定常電圧レベルＶ０から停電検出電圧レベルＶ
１まで低下すると、通常は停電検出回路１３からＣＰＵ
１の割込み端子ＩＮＴに入力される停電検出信号Ｓ１が
ハイレベル“Ｈ”となって、停電検出割込みが通知され
る。

【００３４】これにより、ＣＰＵ１内のプログラムカウ
ンタ，メモリアドレスレジスタ，命令レジスタ，メモリ
データレジスタ等の制御データをＳ−ＲＡＭ３のデータ
セーブ領域３ａにセーブする停電処理が開始され、この
停電処理が全て完了すると、Ｓ−ＲＡＭ３のフラグ領域
３ｂに停電処理完了フラグＦがセットされる。

【００３５】その後、電源電圧がリセット電圧レベルＶ
２まで低下して、停電検出回路１３からＣＰＵ１のリセ
ット端子ＲＥＳＥＴに入力されるリセット信号Ｓ２がハ
イレベル“Ｈ”となると、ＣＰＵ１がリセットされる。

【００３６】ところが、停電検出回路１３のハードウェ
ア異常等によって、停電検出信号Ｓ１がハイレベル
“Ｈ”になることなく電源電圧がリセット電圧レベルＶ
２以下に低下してしまったり、停電検出信号Ｓ１がハイ
レベル“Ｈ”になってからリセット信号Ｓ２がハイレベ
ル“Ｈ”になるまでの時間間隔が短くなってしまい、停
電処理が完了することなくＣＰＵ１がリセットされてし
まう場合がある。このような場合には、Ｓ−ＲＡＭ３の
フラグ領域３ｂにおける停電処理完了フラグＦはリセッ
トされたままで、ＣＰＵ１はリセットされる。

【００３７】その後、電源スイッチ１０が投入されるか
商用交流電源１１が回復して復電し、電源電圧が停電検
出電圧レベルＶ１まで上昇すると、ＣＰＵ１に停電解除
割込みが通知される。そうすると、前記停電処理完了フ
ラグＦがチェックされる。そして、同フラグＦがにセッ
トされている場合には、Ｓ−ＲＡＭ３のデータセーブ領
域３ａ内にセーブされていた制御データがＣＰＵ１内に
ロードされるとともに、同フラグＦがリセットされる。
これにより、当該電子機器は停電発生前の状態から処理
が継続される。

【００３８】これに対し、同フラグＦがリセットされて
いた場合には、前述したように停電検出時における停電
処理が未完のままＣＰＵ１がリセットされたので、表示
器７にシステムエラーのメッセージが表示される。

【００３９】この場合、停電検出時におけるＣＰＵ１内
の制御データがセーブされていないので、たとえデータ
セーブ領域３ａ内のデータをＣＰＵ１内にロードしても
そのデータは不正なデータであり、停電発生前の状態か
ら処理を継続することができず、ＣＰＵ１が暴走するお
それがある。

【００４０】そこで、オペレータは、システムエラーの
メッセージが表示された場合は、キーボード６の所定キ
ーを押下して初期化要求を行いつつ電源スイッチ１０を
再投入する。こうすることにより、初期化処理が行われ
るので、ＣＰＵ１の暴走を未然に防止できる。

【００４１】なお、前記実施例ではエラー報知手段とし
て表示器７にシステムエラーのメッセージを表示させる
場合を示したが、これに限定されるものではなく、ブザ
ー音による音声報知や、プリンタ８によるエラーメッセ
ージの印字等も含む。

【００４２】

【発明の効果】以上詳述したように本発明によれば、停
電発生時に行われるべき停電処理が完了していないこと
を復電時に検出することができ、停電処理未完による復
電時におけるプロセッサの暴走等を未然に防止できる停
電処理機能を有する電子機器を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施例の要部構成を示すブロック
図。

【図２】同実施例のＳ−ＲＡＭに形成される主要なメモ
リエリアを示す図。

【図３】同実施例における停電検出回路の機能説明に用
いる波形図。

【図４】同実施例におけるＣＰＵの主要な処理を示す流
れ図。

【符号の説明】

１…ＣＰＵ ３…Ｓ−ＲＡＭ １２…電源回路 １３…停電検出回路 Ｆ…停電処理完了フラグ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 停電検出時にはプロセッサ内の制御デー
   タを電源断時であってもデータ保持可能な記憶部にセー
   ブする停電処理を実行し、復電時には前記記憶部にセー
   ブされた制御データをプロセッサ内へ戻す停電復帰処理
   を実行する停電処理機能を有する電子機器において、 前記記憶部に設けられ、前記停電処理が完了したときセ
   ットする停電処理完了フラグと、復電時、前記停電処理
   完了フラグの状態を調べるフラグチェック手段と、この
   フラグチェック手段により前記停電処理完了フラグのセ
   ット状態を確認した場合には前記停電復帰処理を実行す
   るとともに前記停電処理完了フラグをリセットする停電
   復帰処理手段と、前記フラグチェック手段により前記停
   電処理完了フラグのリセット状態を確認した場合にはエ
   ラーを報知するエラー報知手段とを具備したことを特徴
   とする停電処理機能を有する電子機器。