JPH082740Y2 - 言語搭載のコンピュータ装置 - Google Patents
言語搭載のコンピュータ装置Info
- Publication number
- JPH082740Y2 JPH082740Y2 JP1990090458U JP9045890U JPH082740Y2 JP H082740 Y2 JPH082740 Y2 JP H082740Y2 JP 1990090458 U JP1990090458 U JP 1990090458U JP 9045890 U JP9045890 U JP 9045890U JP H082740 Y2 JPH082740 Y2 JP H082740Y2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- power failure
- language
- power
- language processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本発明は、例えばインタプリタの言語を搭載したコン
ピュータ装置に関し、更に詳しくは、停電後の復電時に
おける言語継続処理に関する。
ピュータ装置に関し、更に詳しくは、停電後の復電時に
おける言語継続処理に関する。
〈従来の技術〉 従来、言語を搭載したコンピュータ装置に停電が発生
すると、復電後、言語の処理が継続されないものが多
い。これは、復電後入出力装置（I/O）が初期化される
ことや、オペレーティグ・システム（OS）による継続処
理が難しいこと等が原因となっている。
すると、復電後、言語の処理が継続されないものが多
い。これは、復電後入出力装置（I/O）が初期化される
ことや、オペレーティグ・システム（OS）による継続処
理が難しいこと等が原因となっている。
このため、一般には停電に対する対策として、無停電
電源装置を用意し、最低限瞬間的な停電に対して影響し
ないようにしている。
電源装置を用意し、最低限瞬間的な停電に対して影響し
ないようにしている。
〈考案が解決しようとする課題〉 しかしながら、無停電電源装置はコンピュータ装置の
全体をバックアップする必要から、容量が大きく、また
高価になる等の課題がある。
全体をバックアップする必要から、容量が大きく、また
高価になる等の課題がある。
本考案は、この様な点に鑑みてなされたもので、停電
通電後の継続実行をOSに頼らないで実現できる言語搭載
のコンピュータ装置を提供することを目的とする。
通電後の継続実行をOSに頼らないで実現できる言語搭載
のコンピュータ装置を提供することを目的とする。
〈課題を解決するための手段〉 前記した課題を解決する本考案は、 言語処理機能とこの言語処理機能から呼ばれる入出力
機能を備えたコンピュータ装置であって、 電源の停電を検出し割込信号を出力する停電検出手段
と、 この停電検出手段からの割込信号を受け、当該電源停
電の割込が言語処理実施中に発生したものである場合、
言語処理のレジスタの内容を保存領域に移し、validフ
ラッグをオンにセットする処理を行い、電源停電の割込
が言語処理実施中に発生したものでない場合であって、
言語処理未実行状態である場合、validフラッグをクリ
アする処理を行うAC停電処理手段と、 停電復電後に前記validフラッグを参照し当該フラッ
グがオンの場合、保存領域に移した内容を言語処理レジ
スタに復元する処理を行い、前記フラッグがオフの場
合、言語処理レジスタを初期状態とする処理を行う電源
オン処理手段とを設け、 入出力機能をアクセスする命令を処理の先頭からやり
直すことができるように構成したことを特徴とする言語
搭載のコンピュータ装置である。
機能を備えたコンピュータ装置であって、 電源の停電を検出し割込信号を出力する停電検出手段
と、 この停電検出手段からの割込信号を受け、当該電源停
電の割込が言語処理実施中に発生したものである場合、
言語処理のレジスタの内容を保存領域に移し、validフ
ラッグをオンにセットする処理を行い、電源停電の割込
が言語処理実施中に発生したものでない場合であって、
言語処理未実行状態である場合、validフラッグをクリ
アする処理を行うAC停電処理手段と、 停電復電後に前記validフラッグを参照し当該フラッ
グがオンの場合、保存領域に移した内容を言語処理レジ
スタに復元する処理を行い、前記フラッグがオフの場
合、言語処理レジスタを初期状態とする処理を行う電源
オン処理手段とを設け、 入出力機能をアクセスする命令を処理の先頭からやり
直すことができるように構成したことを特徴とする言語
搭載のコンピュータ装置である。
〈作用〉 通常、停電通電時の継続実行はOSの機能を必要とする
ものであるが、本考案によれば、OSに頼らないで、ACFA
ILの割込を受けたAC停電処理手段と、電源オン処理手段
とが継続実行を行う。
ものであるが、本考案によれば、OSに頼らないで、ACFA
ILの割込を受けたAC停電処理手段と、電源オン処理手段
とが継続実行を行う。
〈実施例〉 以下図面を用いて、本考案の実施例を詳細に説明す
る。
る。
第１図は、本考案の一実施例を示す構成ブロック図で
ある。図において、１はAC電圧を受けて直流電圧を供給
する電源回路、２はマイクロプロセッサ（CPU）、３は
バッテリ10によりバックアップされたメインメモリ、４
は電源回路１の停電を検出し割込信号ACFAILをCPU2に出
力する停電検出手段である。
ある。図において、１はAC電圧を受けて直流電圧を供給
する電源回路、２はマイクロプロセッサ（CPU）、３は
バッテリ10によりバックアップされたメインメモリ、４
は電源回路１の停電を検出し割込信号ACFAILをCPU2に出
力する停電検出手段である。
CPU2は、言語処理機能21と、この言語処理機能から呼
ばれる入出力機能22を備えている。
ばれる入出力機能22を備えている。
このCPU2において、23は停電検出手段４からの割込信
号ACFAILを受け、言語処理の最終レジスタを保存する処
理を行うAC停電処理手段、24は停電復電後に言語処理の
最終レジスタから途中状態を復元して実行継続を行う電
源オン処理手段である。
号ACFAILを受け、言語処理の最終レジスタを保存する処
理を行うAC停電処理手段、24は停電復電後に言語処理の
最終レジスタから途中状態を復元して実行継続を行う電
源オン処理手段である。
ここで、CPU2が停電検出手段４から受ける割込信号AC
FAILは、CPUの実行レベルの最上位より１つ低いレベル
に割り付けてある。また、I/Oをアクセスする命令は、
処理の先頭からやり直すことができるように構成してあ
る。
FAILは、CPUの実行レベルの最上位より１つ低いレベル
に割り付けてある。また、I/Oをアクセスする命令は、
処理の先頭からやり直すことができるように構成してあ
る。
このように構成した装置の動作を説明すれば、以下の
通りである。
通りである。
第２図は、動作の一例を示すタイムチャートである。
（ａ）はAC電源の通電状態を示す波形であり、の時
点で停電が発生したとする。すると、停電検出手段４
が、これを検出して（ｂ）に示すように、ACFAIL信号を
割込信号としてCPU2に出力する。
点で停電が発生したとする。すると、停電検出手段４
が、これを検出して（ｂ）に示すように、ACFAIL信号を
割込信号としてCPU2に出力する。
（ｃ）は電源回路１からCPU2やメインメモリ３に供給
されるDC電圧を示す波形である。DC電圧は、電源回路１
の平滑コンデンサなどの作用により、停電が発生してか
らしばらくの時間ｔだけ維持されていて、その後落ち
る。
されるDC電圧を示す波形である。DC電圧は、電源回路１
の平滑コンデンサなどの作用により、停電が発生してか
らしばらくの時間ｔだけ維持されていて、その後落ち
る。
第３図は、CPU2に搭載された言語による通常処理のフ
ローチャートである。これは、インタプリタなどの１行
実行毎の処理であって、各命令に分岐して各命令が終了
するまでそれらの処理を実行する。
ローチャートである。これは、インタプリタなどの１行
実行毎の処理であって、各命令に分岐して各命令が終了
するまでそれらの処理を実行する。
第４図は、第３図の通常処理の中で、I/Oドライバな
ど言語から呼ばれる入出力処理命令を示すフローチャー
トである。この場合、全レジスタ（言語の）を保存領域
に保存した後、入出力処理を先頭から行うようになって
いる。
ど言語から呼ばれる入出力処理命令を示すフローチャー
トである。この場合、全レジスタ（言語の）を保存領域
に保存した後、入出力処理を先頭から行うようになって
いる。
第５図は、通常の割込処理と、AC停電処理手段23が電
源停電検出手段４からのACFAILを受けて行うACFAIL処理
を示すフローチャートである。
源停電検出手段４からのACFAILを受けて行うACFAIL処理
を示すフローチャートである。
通常の割込処理では、はじめに、ACFAIL割込をマスク
した後に、言語動作中に割込がはいったか判断し、動作
中に割込が入った場合は、言語処理の全レジスタを保存
領域に移した後、割込マスクを解除して割込の処理を実
行する。
した後に、言語動作中に割込がはいったか判断し、動作
中に割込が入った場合は、言語処理の全レジスタを保存
領域に移した後、割込マスクを解除して割込の処理を実
行する。
AC停電処理手段23が行うACFAIL処理は、第２図（ｃ）
に示すDC電圧が停電発生後、落ちるまでの短い時間ｔ内
に行われる。
に示すDC電圧が停電発生後、落ちるまでの短い時間ｔ内
に行われる。
はじめに、電源の停電状態を示すパワーオフ・フラグ
がセット中か判断し、セット中でない場合ACFAILの割込
が言語処理実行中に発生したか判断し、実行中であれば
全レジスタ（言語の）を保存領域に保存する。その後Va
lidフラグをセットし、続いてパワーオフ・フラグをセ
ットして終了する。
がセット中か判断し、セット中でない場合ACFAILの割込
が言語処理実行中に発生したか判断し、実行中であれば
全レジスタ（言語の）を保存領域に保存する。その後Va
lidフラグをセットし、続いてパワーオフ・フラグをセ
ットして終了する。
ACFAILの割込が言語処理実行中に発生したものでない
場合、言語処理未実行状態か判断し、未実行状態であれ
ばValidフラグをセットし、続いてパワーオフ・フラグ
をセットして終了する。
場合、言語処理未実行状態か判断し、未実行状態であれ
ばValidフラグをセットし、続いてパワーオフ・フラグ
をセットして終了する。
言語処理未実行状態でない場合、それがOSによる待ち
状態か判断して、そうであればOSのレジスタ保存領域の
言語処理レジスタを保存領域へコピーする。その後、Va
lidフラグをセットし、続いてパワーオフ・フラグをセ
ットして終了する。また、OSによる待ち状態でない場合
は、Validフラグをセットし、続いてパワーオフ・フラ
グをセットして終了する。
状態か判断して、そうであればOSのレジスタ保存領域の
言語処理レジスタを保存領域へコピーする。その後、Va
lidフラグをセットし、続いてパワーオフ・フラグをセ
ットして終了する。また、OSによる待ち状態でない場合
は、Validフラグをセットし、続いてパワーオフ・フラ
グをセットして終了する。
第６図は、第５図で示したACFAIL処理の割込レベルを
示す図である。
示す図である。
このACFAIL処理の割込レベルは、CPU最高位レベルの
次に高いレベルに割り付けてある。最高位レベルは、処
理を実行中に停電が発生した場合等、停電により中断さ
れたくない処理に使用され、停電発生からDC電圧が落ち
るまでの短い時間ｔ内に処理が終了するようになってい
る。
次に高いレベルに割り付けてある。最高位レベルは、処
理を実行中に停電が発生した場合等、停電により中断さ
れたくない処理に使用され、停電発生からDC電圧が落ち
るまでの短い時間ｔ内に処理が終了するようになってい
る。
第７図は、停電復電後、電源オン処理手段24が行う動
作を示すフローチャートである。
作を示すフローチャートである。
はじめに、Validフラグがオンにセットされているか
判断し、オンにセットされている場合、保存領域よりレ
ジスタ復元を行う。その後パワーオフ・フラグをクリア
して通常の処理に移行する。
判断し、オンにセットされている場合、保存領域よりレ
ジスタ復元を行う。その後パワーオフ・フラグをクリア
して通常の処理に移行する。
また、Validフラグがオンにセットされていない場
合、レジスタを初期状態にしてから、パワーオフ・フラ
グをクリアして通常の処理に移行する。
合、レジスタを初期状態にしてから、パワーオフ・フラ
グをクリアして通常の処理に移行する。
第５図や第７図のフローチャートで示される動作の中
で、Validフラグは言語処理が未動作の時は、復電後レ
ジスタ復元の必要がないために、その判断に用いるもの
であり、パワーオフ・フラグは、停電復電後、言語の初
期化が終わるまでに再停電が発生した場合、最初の停電
の状態を保存しないための判断に用いるためのものであ
る。
で、Validフラグは言語処理が未動作の時は、復電後レ
ジスタ復元の必要がないために、その判断に用いるもの
であり、パワーオフ・フラグは、停電復電後、言語の初
期化が終わるまでに再停電が発生した場合、最初の停電
の状態を保存しないための判断に用いるためのものであ
る。
〈考案の効果〉 以上詳細に説明したように、本考案によれば、言語を
搭載したコンピュータ装置において、通停電時の言語継
続処理をOSに頼らなくて行うことができる。また、I/O
に対して入出力中に停電が発生した場合でも、復電後再
処理を行うようにしたものであるから、I/Oに対するア
クセスが抜けることはなく、信頼性を向上できる。
搭載したコンピュータ装置において、通停電時の言語継
続処理をOSに頼らなくて行うことができる。また、I/O
に対して入出力中に停電が発生した場合でも、復電後再
処理を行うようにしたものであるから、I/Oに対するア
クセスが抜けることはなく、信頼性を向上できる。
第１図は本考案の一実施例を示す構成ブロック図、 第２図は動作の一例を示すタイムチャート、 第３図はCPUに搭載された言語による通常処理のフロー
チャート、 第４図は第３図の通常処理の中で、I/Oドライバなど言
語から呼ばれる入出力処理命令を示すフローチャート、 第５図は通常の割込処理と、AC停電処理手段が電源停電
検出手段からのACFAILを受けて行うACFAIL処理を示すフ
ローチャート、 第６図は第５図で示したACFAIL処理の割込レベルを示す
図、 第７図は停電復電後、電源オン処理手段が行う動作を示
すフローチャートである。 １……電源回路 ２……マイクロプロセッサ（CPU） ３……メインメモリ ４……停電検出手段 21……言語処理機能 22……入出力機能 23……AC停電処理手段 24……電源オン処理手段
チャート、 第４図は第３図の通常処理の中で、I/Oドライバなど言
語から呼ばれる入出力処理命令を示すフローチャート、 第５図は通常の割込処理と、AC停電処理手段が電源停電
検出手段からのACFAILを受けて行うACFAIL処理を示すフ
ローチャート、 第６図は第５図で示したACFAIL処理の割込レベルを示す
図、 第７図は停電復電後、電源オン処理手段が行う動作を示
すフローチャートである。 １……電源回路 ２……マイクロプロセッサ（CPU） ３……メインメモリ ４……停電検出手段 21……言語処理機能 22……入出力機能 23……AC停電処理手段 24……電源オン処理手段
Claims (1)
- 【請求項１】言語処理機能と、この言語処理機能から呼
ばれる入出力機能を備えたコンピュータ装置であって、 電源の停電を検出し割込信号を出力する停電検出手段
と、 この停電検出手段からの割込信号を受け、当該電源停電
の割込が言語処理実施中に発生したものである場合、言
語処理のレジスタの内容を保存領域に移し、validフラ
ッグをオンにセットする処理を行い、電源停電の割込が
言語処理実施中に発生したものでない場合であって、言
語処理未実行状態である場合、validフラッグをクリア
する処理を行うAC停電処理手段と、 停電復電後に前記validフラッグを参照し当該フラッグ
がオンの場合、保存領域に移した内容を言語処理レジス
タに復元する処理を行い、前記フラングがオフの場合、
言語処理レジスタを初期状態とする処理を行う電源オン
処理手段とを設け、 入出力機能をアクセスする命令を処理の先頭からやり直
すことができるように構成したことを特徴とする言語搭
載のコンピュータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990090458U JPH082740Y2 (ja) | 1990-08-29 | 1990-08-29 | 言語搭載のコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990090458U JPH082740Y2 (ja) | 1990-08-29 | 1990-08-29 | 言語搭載のコンピュータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0447734U JPH0447734U (ja) | 1992-04-23 |
| JPH082740Y2 true JPH082740Y2 (ja) | 1996-01-29 |
Family
ID=31825230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990090458U Expired - Lifetime JPH082740Y2 (ja) | 1990-08-29 | 1990-08-29 | 言語搭載のコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082740Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62187332U (ja) * | 1986-05-20 | 1987-11-28 |
-
1990
- 1990-08-29 JP JP1990090458U patent/JPH082740Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0447734U (ja) | 1992-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3817282B2 (ja) | ネットワーク・ハイバネーション・システム、ネットワーク・ハイバネーション・システムのローディング方法、ネットワーク・ハイバネーション・システムのサスペンド方法およびネットワーク・ハイバネーション・システムのリズーム方法 | |
| EP0516159B1 (en) | Resume processing function for the OS/2 operating system | |
| US5317752A (en) | Fault-tolerant computer system with auto-restart after power-fall | |
| US5355490A (en) | System and method for saving the state for advanced microprocessor operating modes | |
| JP3193596B2 (ja) | 電源切断後のユーザ・オプションの自動リストア | |
| JPH09282056A (ja) | ネットワークハイバネーションシステムおよびその制御方法 | |
| US6272630B1 (en) | Method and device for reserving wake-up functions of computer system after power loss | |
| JPH0612153A (ja) | プログラマブルコントローラ | |
| JPH07248858A (ja) | 停電処理機能を有する電子機器 | |
| JPH082740Y2 (ja) | 言語搭載のコンピュータ装置 | |
| JP3317361B2 (ja) | メモリのバッテリバックアップ制御方式 | |
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| JP3487127B2 (ja) | 情報処理装置、商品登録装置、および、プログラム記憶媒体 | |
| JP3185446B2 (ja) | 計算機システム | |
| JPS63266511A (ja) | 電源制御方式 | |
| JPH11102238A (ja) | コンピュータシステムおよびそのシステムにおけるサスペンド制御方法 | |
| JPH064418A (ja) | メモリバックアップ装置の異常処理方式 | |
| JPH0588790A (ja) | 電源制御方式 | |
| KR19990057809A (ko) | 오류 방지 시스템 | |
| JPH02109142A (ja) | データ処理装置 | |
| JP2533116B2 (ja) | デ−タ処理装置 | |
| JPH08220198A (ja) | 電池バックアップメモリユニットおよびバックアップ機能試験方法 | |
| JPH08202633A (ja) | データ処理装置 | |
| JPH0395634A (ja) | 計算機システム再起動制御方式 | |
| JPH0588775A (ja) | クロツク切替え方式 |