JPS6228820A - エレベ−タの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明）よエレベータの制御装置に関し、特に制御用マ
イコンのリセット回路の改良に関するものである。

〔発明の技術的背景とその問題点〕

マイクロコンピュータが開発され、世の中の多種多様な
技術分野への応用が進み、現在においてはマイクロコン
ピュータが応用されていない技術分野が非常に少なくな
っている。エレベータにおいても現在はとんどのもの；
二応用され、当初、一部の機能例えば、ドアのタイマ−
９速度基準の演算などの機能をマイクロコンピュータ−
により実現していたが、今やエレベータの制御の中心部
分であるシークンス制御や、群管理制御などにも応用さ
れ、マイクロコンピュータがエレベータ制御システムの
中枢となっている。

マイクロコンピュータは、半導体の高集積化技術の発達
と生産性の向上により実現されたもので、安価で安定し
た性能と４Ｍ　Ｏ性を持ち、ソフトウェアにより多様な
応用が可能である。しかし高速動作であったり、逐次制
御であるため、回路の設計上、あるいはソフトウェアの
構成上、設ａｒや使用において注意を要し、応用上、不
具合を発生する可能性がある部分がいくつか存在する。

マイクロコンピューターの電源検出及びリセット回路も
その一つである。

では、マイクロコンピュータをエレベータシステムに応
用した場合の電源検出及びリセット回路の問題点につい
て次に説明する。

＄３図に従来の電源検出及びリセット回路の構成図によ
り、構成と作用を説明し１問題点を明確にする。中央処
理装置（以下ＣＰＵと呼ぶ）１゜プログラムメモリー２
．データメモリー３がマイクロコンピュータシステムの
中枢部である。ＣＰＵ１は、プログラムメモリー２に記
憶されているプログラムを順次美行し、所定の処理を行
う。そしてその結果をデータメモリー３（二保存し、必
要）二応じて入出力装置４から外部へ出力する。以上が
マイクロコンピュータの最も簡単な構成と動作について
述べたが１次に本発明に関係する、電源検出回路及びリ
セット回路の動作と問題点について詳しく説明する。

ＣＰＵ、メモリー、入出力回路などに供給され。

その駆動源として用いられている電源５は電源検出回路
６にも入力される。抵抗７と定電圧ダイオード８が電源
とグランド間に直列に挿入され、定電圧ダイオード８の
カソード側が抵抗９を介して。

トランジスタ１０のベース端子に接続される。またトラ
ンジスタｌＯのエミツク端子は電源５（：接続され、同
じくトランジスタのコレクタ端子は抵抗を介してグラン
ド（二接続されている、そしてトランジスタ１０のコレ
クタ端子が′９源検出信号１２となる。

電源５がオフされていると、電源検出（８号１２はオフ
となっている。電源が投入され、電圧が上昇し、定電圧
ダイオード８の特性で決定される゛１圧をこえると、ト
ランジスタ１０のペースエミッタ端子間に電圧が印加さ
れ、抵抗９によりベース電流が流れ、トランジスタ１０
がオンし、電源検出信号１２がオンする。電源検出信号
１２はディレー回ｆｆｆ５１．３に入力され、一定時間
のディレーの後、反転回路１４に入力される。さらに反
転回路１４の出力が、ＣＰＵ１のリセット端子１５に入
力され、電源投入時のシステムリセット信号として確実
にＣＰＵ他の回路のリセット（＝用いられる。

以上の各信号のタイムチャートを第３図シニ示す。

電源が動作検出電圧２０を越えると、電源検出信号１２
がＯＮＬ、、さらζ：遅れて、反転回路１４の入力信号
がオンする。この時１反転回路１４の出力信号はオフす
る。以上によって電源オン時のＣＰＵへのリセットパル
スが一定期間２１０間発生し、ＣＰＵリセットになり、
システム全体のリセットが確実（；行なわれる。又電源
オフ時は、電源検出回路６により、動作検出電圧２０以
下となったことを検出し、電源検出信号比をオフする。

この後、遅れ回路１３により、一定期間の後反転回路Ｕ
の入力信号がオフし１反転回路１４の出力がオンするた
め、ＣＰＵのリセット入力端子１５（：リセット入力が
入力され、システムがリセットされる。

一方、マイコンシステムにおいては、王としてデータメ
モリーとしてＲＡＭ（ランダムアクセスメモリー）、及
びプログラムデータメモリーとして使用するＲＡＭに書
き込むデータの中にａ、ｉｉ源をオフしたり、停電が発
生した場合にも消滅を防止し、保存しておく必要のある
ものがあり、エレベータ制砲システムの中では、例えば
エレベータの位置を示すデータや、故障などの状態の記
録データなどがこれ（二当る。これらのデータを保存す
るためにデータメモリー３（二はメモリー制御端子１６
が設けられており、オフで保存、オンで書き込み可能と
なる。又、電源は電池によりバックアップされている。

従って電源電圧が低下した時はこの端子をオフすること
により書き込み、読み出しを禁止し、データが変化しな
いようにする。また、電源が正常な場合、これをオンし
、書き込み。

読み出しを可能として使用する。このメモリー制御端子
１６のコントロールには前記の電源検出信号１２が利用
される。電源オン時は、リセット端子１５の入力信号１
２Ｂがオンする以前（二使用が許可され、プログラム実
行開始時にデータメモリーの書き込みや読み出しができ
るように準備されている。また、電源低下時は、電源が
一定電圧以下となったことを検出して、メモリーのデー
タ書き込み機能を禁止する。これらの動作（二より、電
源オフ時の電源が不安定な領域でのＣＰＵなどの動作ζ
：よるデ−タメモリーの消滅や書き替えを防止する。

以上、データメモリーの保護機能について簡単に説明し
てきたが、データメモリーについては上記の回路で保護
できることがわかった。

次に電源低下時における動作な更（；詳しく説明し、従
来回路での不具合点を明確１：する。電源電圧低下検出
と同時にデータメモリーは禁止される。

この時点ではＣＰＵはプログラムに従い動作している。

このときデータメモリー３へのアクセスが禁止されるこ
と（二よりデータの書き込みができなくなり、読み出し
たデータも実際のデータと異なったものとなる。よって
、メモリーが禁止されること（二より処理に用いられる
データが正常でなく、プログラムの動作（二より処理さ
れた結果も異常となる。この結果を外部回路に出力する
と、−瞬であるが外部回路が異常となったあるいはシス
テム（二異常をもたらすことζ二なる。

第５図に多数台のエレベータシステムの構成図を示ｆが
、上記のマイクロコンピュータを含む制御装置２２が多
数台（２２人〜２２Ｎ）設けられ、各制御装置からの信
号フィン２３Ａ　−Ｎを通じて共通制御装置２４と信号
が交換され、各制御装置及び共通制御装置　２４　Ｅて
種々の処理が行なわれる。上記の信号としては、例えば
呼び消去信号があり、各エレベータが割り当てられた呼
びに答えた場合、これを共通制御装置２４へ送る。この
ような構成のエレベータ−システムにおいて例えば多数
台あるエレベータ制御装置のうち一台を保守あるいは点
検するために電源をしゃ断する必要がある場合、電源を
オフすると、上記マイクロコンピュータのデータメモリ
ー保護回路の作用により、データメモリーが書き込み禁
止され、′１でに説明したように外部に異常なデータが
出力される場合があり、上記呼消去信号として共通制御
装置２４（二１台の制御装置から異常信号が出力される
と１次のエレベータ（二対する呼び信号（二対しても消
去信号が出力される可能性があり、正常なエレベータ制
御装置や共通制御装置に対し大きな影響を与え、システ
ムとして不具合となる。

〔発明の目的〕

不発明は上記の点に鑑みなされたもので、１台のエレベ
ータ制御装置の電源操作の影響が他の制御装置や共通制
御装置に及ばないエレベータシステムを実現するもので
ある。

〔発明の概要〕

本発明は、エレベータを制御するプログラムを記憶する
プログラム記憶装置と、エレベータを制御するとき生ず
る制御データを記憶するデータ記憶装置と、上記プログ
ラムを実行する中央処理装置を備えたエレベータの制＃
装置で、上記中央処理装置（＝プログラム実行中止を入
力する端子を設け、この端子（二上記中央処理装置や記
憶装置へ供給される電源の電圧低下を検出する電圧検出
装置からの検出＜＝号を入力して、中央処理装置のプロ
グラム実行の中止をさせることにより上記目的を達成す
る。

〔発明の実施例〕

以下本発明の一実施例（二ついて図面を参照しながら説
明する。第１１１は、本発明の一実施例の構成図である
一第１図（＝おいて従来の構成と異なる部分は、ＣＰＵ
Ｉに設けられているホールド端子（保持端子）２０を用
い、電源検出信号１２の反転信号１２ｃを上記ホールド
端子２０（：入力している点である。

電源検出回路６は電源５の電圧をチェックし。

低下すると電源検出信号１２をオフする。また正常な電
圧の場合オンする。電源検出回路６により電源５の電圧
低下が検出されると、１！源検出信号１２がオフする。

電源検出信号のディレー信号１２人はデータメモリー　
３　Ｅ入力され、電源電圧が低下すると一定時間２１の
後、データメモリーのコントロール端子１６をオフし、
メモリーのアクセス（書込み、読み出し）を禁止し、デ
ータの保護を行う。

さらにメモリーの電源をバックアップ電源に切り換え、
電源消失によるデータの消滅を防ぐ。また電源検出信号
１２は、反転回路２１に入力される。反転回路２１の出
力は、電源オフ時（ニオンし、ＣＰＵ１のホールド端子
２０（：入力される。ＣＰＵ１のホールド端子２０の機
能について簡単に説明する。

ＣＰＵ１がプログラムを実行中に、ホールド端子頷にオ
ン信号が入力されると、ＣＰＵ　１はプログラムの実行
を中断する。これは、１つの命令の実行中であっても強
制的（二中断され、即時に中央処理装置は停止する。そ
して、外部への出力線のほとんどを開放する。通常、ホ
ールド端子２０は、多数の中央処理装置が設けられてい
る場合や、他からバス上のメモリーを使用したい場合に
使用される端子である。以上ホールド端子の機能につい
て簡単１＝説明したが、ホールド端子２０［二硯源検出
信号が入力されることにより、゛電源のオフと同時に。

非常に早い時間でＣＰＵ１が停止し、プログラムの実行
を中止する。つまりデータメモリー３が使用禁止となる
より一定時間２１だけ前にプログラムが停止する。さら
に１ル源検出信号１２は、ディレー回路１３（二人力さ
れ、一定時間２１の遅れの後（：１反転回路１４を介し
、ＣＰＵのリセット入力端子１５Ｃ；入力される。この
入力ζ二よりＣＰＵ　１は、全動作を休止し、完全に動
作をやめ、各周辺回路にも停止信号を送り、再度′Ｉ＠
源が復旧した場合に、旧データを保持したため（＝、動
作が異常となったり。

正常にプログラムが動作しなくなることを防止する。つ
まり再スタートへの準備を行なっていることになる。

次（；電源が復旧回復した場合の動作について簡単に説
明する。電源回復時：二おいても電源検出回路６が最初
に動作し、電源が各回路が正常に動作する電圧となった
ことを検出し、電源検出信号１２をオンする。これによ
り中央処理装置１のホールド端子２０；二は当初オン信
号が入力され、プログラムの実行が停止されていたもの
が、電源検出とともに、ホールド端子２０がオフし、実
行可能となる。

電源検出信号がオンした後、一定時間２１の後ディレー
回路１３の出力信号がオンせず１反転回路１４の出力信
号１２Ｂはオフの′ままである。よって、電源検出とと
もに、ホールド端子２０が開放されても。

一定時間リセット信号によりプログラムの実行が停止さ
れ、充分なリセット信号により、ＣＰＵ及び周辺回路が
リセットされた後、マイクロコンピュータは動作を開始
する。以上の動作のタイムチャートについて第２図によ
り説明する。

ホールド端子２０のタイムチャートにおいて、電源５が
一定の電圧ｎ（：達すると、ホールド端子の入力がオフ
する。さら（ニ一定期間のリセットパルスの後おの時点
からマイクロコンピュータが動作を開始する。

電源オフ時（：おいては、電源電圧５が所定の電圧２１
より低下すると、メモリーコントロール端子信号がオフ
し、はぼ同時にホールド端子入力がオンする。これ（：
よりプログラムの動作は停止し。

データメモリーも禁止される。この後一定時間の後リセ
ットパルスが出力され、システムがリセットされる。

〔発明の効果〕

以上説明した通り本発明によれば、エレベータのマイク
ロコンピュータシステムにおいて、電源オフ時及び電源
電圧低下時（二おいて即時にデータメモリーの禁止を行
い、中央処理装置のホールド端子を用いて動作を停止さ
せることにより、不確定なデータを用いた処理（二よる
システム全体に影響するような誤動作信号の出力を防止
し、データメモリーも完全（：保護できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示した図、第２図は
第１因の動作を説明するための図、第３図は従来の構成
を示した図、第４図は第３図の動作を説明するための図
、第５因は多数台エレベータのシステム構成図である。 １・・・中央処理装置 ２・・・プログラムメモリー ３・・・データメモリー ６・・・電源電圧検出回路 １３・・・ディレー回路 １５・・・中央処理装置１のリセット端子２０・・・中
央処理装置１のプログラム実行中止入力端子 代理人　弁理士　　則　近　憲　佑 同　　三俣弘文 第３図

Claims (1)

【特許請求の範囲】
1. エレベータを制御するプログラムを記憶するプログラム
   記憶装置と、エレベータを制御するとき生ずる制御デー
   タを記憶するデータ記憶装置と、上記プログラムを実行
   する中央処理装置を備えたエレベータの制御装置におい
   て、上記中央処理装置に設けたプログラム実行中止入力
   端子と、上記中央処理装置や記憶装置へ供給される電源
   の電圧低下を検出する電圧検出装置とを備え、電圧検出
   装置の出力を上記プログラム実行中止入力端子に入力し
   てプログラム実行を中止すること特徴とするエレベータ
   の制御装置。