JPS60140413A - メモリバツクアツプ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、メモリカード等に応用されるメモリバックア
ップ回路に関するものである。

〔背景技術〕

従来よりメモリに対する読み書き、即ちメモリアップ電
池に切り換え、メモリをデータ保持状態に保持するよう
にしたメモリバックアップ回路は多数公知となっていた
。

この従来のメモリバックアップ回路は、外部電源に対し
て、整流用ダイオードと突流防止用ダイオードを並列に
接続し、且つこの突流防止用ダイオードに対して順方向
であり、外部電源に対して並列にバックアンプ電池を設
けて構成されていた。

そして例えばメモリＩＣの動作電圧が４．５■だとする
と、メモリバックアップ電池としては４．５ｖをキープ
出来る定格のものを使用していた。

しかしながら近時、メモリを長時間バックアップする必
要から、バックアップ電池の電圧が低いことが要求され
るようになってきた。

そのために長寿命メモリバックアップ電池として例えば
３ｖ系のリチウム電池等が使用されろようになったが、
バックアップ電池にリチウム電池を用いた場合、検出電
圧を４，５ｖ以上に設定し、メモリをデータ保持状態に
しなければならない。

あるいはメモリＩＣを電池電圧まで作動できるよう選択
する必要があった。

その様にしないと、メモリを遮断するまでの時間がとれ
ずに、メモリの読み書き動作中に突然電源電圧がストッ
プしてしまった様な場合、今までり分を消去してしまう
危れがあった。

即ち、読み書き内容の保持、データ保持状態への移行と
いう停電処理を行なう間、保持していなくてはならない
４．５Ｖ　（メモリ動作電圧）を供給することが出来な
かった。

〔発明の目的〕

本発明は以上の如き従来例の欠点に鑑みてなされたもの
であり、メモリの書き込み、読み出し動作の最中に外部
電源が突然オフになっても既読み書きデータは保持され
る信頼性の高いメモリバックアップ回路を提供すること
を目的とするものである。

〔発明の概要〕

そのために本発明では、メモリ動作下限電位で制御信号
が立ち上がり及び立ち下がりする停電検出回路と、この
メモリ動作下限電位より低い所定の電位で信号が立ち上
がり及び立ら下がりする電力変換回路を設けたものであ
る。

〔実施例〕

以下本発明を図示の実施例に基づき説明する。

第１図は本発明の一実施例に係るメモリバックアップ回
路である。

図において１は外部電源入力端子であり、外部電源はこ
こから印加され、ダイオード２（Ｄｌ）、ダイオード６
（Ｄりを通って、バックアップ電源端子９からメモリＩ
Ｃ（図示せず）に印加される。ダイオードＤ２と並列に
ダイオード７（Ｄ、）が設けてあり、さらにこのダイオ
ードＤつと順方向に直列にバックアップ電池（例え＋ｆ
＋Ｉチウム電池）８を設ける。

従ってダイオードＤ３は外部電源がバックアップ電池８
に突流するのを防止する役目を果している。

そして１本発明においてはダイオードＤ１とＤ２の間に
、バックアップ電池８と並列に大容量コンデンサ３を設
ける。このコンデンサ３の容態は略０．ＩＦ程度であり
、また、バックアップ電池８の電圧は３ｖ程度である。

さらに、本発明では、大容量コンデンサ３とダイオード
Ｄ２の間に後に詳述する電力変換回路４を設け、また、
この電力変換回路４と並列に停電検出回路５が設けてあ
り、制御信号端子１０より、メモリＩＣの特性により（
例えば５ｖ系ＩＣのとき）最小動作電圧が４．５ｖの場
合、これを境にして立ち上がり及び立ち下がりの信号が
出力されｌ・ まず、メモリＩＣはその動作時（読み出し及び書き込み
時）外部電源入力端子１よりの外部電源（４，５Ｖ以上
）により保持されている。

そして、データ保持状態では、バックアップ電池８によ
りバックアップされて、その内容が保持されているもの
である。即ち、例えば３ｖのリチウム電池を以って２．
２ｖ程度のバックアップメモリをデータ保持状態にする
ことが出来る下限値電圧を供給しているのである。

次に、外部電源をオフした場合の動作について述べる。

ここで言う外部電源のオフとは、電源のコンセントをは
ずす場合もあるし、また停電の場合も含むものであるが
、いずれにしてもこの様な場合、停電処理、即ち、既読
み書き内容の保持、データ保持状態への移行を行なって
から電源電圧をメモリ動作下限電位以下に落とさなけれ
ばならない。

言い換えると、電源が切れる時には、切れるまでにメモ
リをデータ保持状態にするための制御信号（制御信号端
子１０より出力される）が先に来ていなければならず、
その時点では４．５Ｖ（最小動作電圧）に保持されてい
なければならないとａうことである。

第２図は第１図におけるＡ部乃至Ｅ部のタイミングチャ
ートである。また、Ｂにおけるｖｌは。

メモリ作動限界電位（例えば４．５Ｖ）より低い所定の
値例えば４■であり、ｖ２はメモリ作動限界電位（例え
ば４．５ｖ）を示す。

Ｃの波形、即ち電力変換回路４の出力波形はこの■１で
立ち上がり、及び立ち下がりを行なうものであり、立ち
上がり後、立ち下がりまでの間はメモリ動作電圧（例え
ば５Ｖ）に保持される。

また、Ｅの波形、即ち、停電検出回路５の出力波形はｖ
２で立ち上がり、及び立ち下がり仕打なうようになって
る。立ち下がりのｒ　Ｌ　Ｊ　レベル信号を以って前述
のメモリに対する停電処理のための制御信号としている
のである。

この制御信号が出る前に、もし、Ｃの信号（従ってＤの
信号）がメモリ動作限界電圧である４、５Ｖ以下に落ち
ていたとすると、停電処理のための時間がとれていない
ことから、既読み書きデータが消去されてしまう。

ところが本発明の場合、このタイミングチャートから明
らかな様に、両者の間には、ｔｄｉあるいはｔｄｚとい
うタイムシーケンスがとれ、これによって停電処理が完
全になされる。この様に４゜５ｖに外部電源が落ちた時
（実際には大容量コンデンサ３の端子間電圧が４．５■
に落ちた時）、メモリの読み書きが出来ない状態にし、
それからバックアップ電池８の３■に落としてデータ保
持状態を保持するものである。

尚、Ａに示すようにコンセントの抜き差し時にはチャタ
リングが生ずる。

次に、本発明らおける不可欠の要素であるところの電力
変換回路４について、第３図、第４図に基づき説明する
。

第３図ａはこの電力変換回路４部分を抜き出したブロッ
ク図であり、同図すはその特性図である。

この特性図から明らかな様に、入力電圧が４〜５（ｖ）
の間は入力電圧の変化に関係なく、出力電圧、即ちＣの
電位は５ｖに保持されているのである。

第４図はその具体的な回路構成の例を示すものであり、
電力変換回路４は電位検出部４ａ、ＲｌＣ，ＵＪＴから
なる発振回路部４ｂ−電力発生部４ｃ、平滑部４ｂから
なるものである。

尚、停電検出回路５も図示の通りである。

本発明は、この様に供給電源断を検出したあと、メモリ
保持モードを作動させるに足りる電気エネルギー投貯え
る大容量コンデンサを設け、さらに、電力変換回路を設
け、メモリに加わる電圧を常に動作電圧範囲にしたもの
である。結局、この電力変換回路と大容量コンデンサを
並用することで供給電源断後、安定したバックアップ動
作が可能となった。

尚、バックアップ電池８と他の回路構成部分を一体化し
てバックアップ電池８のケースに組み込んでもよいし、
バックアップ電池とは独立に回路を設けてもよい。

〔発明の効果〕

本発明は、以上の通り、電力変換回路により、メモリの
停電処理のための動作電圧保持を計ったものであるから
、供給電源断検出後、情報保護に十分な時間が与えられ
るため、安定した切換えができる。また供給電源に変動
率の大きなものも利用できる。さらに、リチウム電池の
ような３■系の電池であっても、１個で５ｖ系ＩＣのバ
ックアップを安定して実施できる。しかも本体の電源が
ＯＮ状態でメモリカードをコンタクトに接続しても、メ
モリにはコンタクトがＯＮ状態になったあと遅れて電源
が供給されるので、メモリ破壊の心配がない。

【図面の簡単な説明】

第１図は本発明の一実施例に係るバンクアップメモリ回
路図、第２図はその各部におけるタイミングチャート、
第３図（ａ）は電力変換回路のブロック図、同（ｂ）は
その特性図、第４図は電力変換回路の一実施例を示す回
路図である。 ４・・・電力変換回路、５・・・停電検出回路。

Claims (1)

【特許請求の範囲】
1. 外部電源のオフにより、バックアップ電池に切り換えて
   メモリをデータ保持状態にする回路において、メモリ作
   動下限電位でメそりをデータ保持状態にするための制御
   信号を出力する停電検出回路を設け、さらにメモリ作動
   下限電位より低い所定の電位で立ち上がり及び立ち下が
   りし、この所定電位以上の電位ではメモリ作動下限電位
   以上の一定電位を保持させる電力変換回路を設けたこと
   を特徴とするメモリバックアップ回路。