JPH01128110A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH01128110A JPH01128110A JP62287983A JP28798387A JPH01128110A JP H01128110 A JPH01128110 A JP H01128110A JP 62287983 A JP62287983 A JP 62287983A JP 28798387 A JP28798387 A JP 28798387A JP H01128110 A JPH01128110 A JP H01128110A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- power supply
- memory card
- ram
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、主としてバッテリバックアップを必要とす
るＲＡＭ （Ｒａｄｏｍ Ａｃｃｅｓａ Ｍｅｍｏｒｙ
）メモリを内蔵するメモリカードの電源切替方式に関す
るものである。
るＲＡＭ （Ｒａｄｏｍ Ａｃｃｅｓａ Ｍｅｍｏｒｙ
）メモリを内蔵するメモリカードの電源切替方式に関す
るものである。
第４図、第５図は従来のＲＡＭメモリを内蔵し、バッテ
リによってデータを保持するメモリカードの構成を示す
二実施例のブロック図である。図において、ＩＩＩＵ
ＲＡＭ 、 ＋２１にメモリを動作させるために必要な
アドレス信号とリードライトなどの制御信号を入力する
制御入力端子、（３）は入出力データ信号端子、（４）
ハ接地端子、（５）は外部電源端子、（６）は制御信号
端子、＋７１ｄチツプイネーブル端子、（８）はＲＡＭ
（Ｄ電源端子、（９１［ｔｒｖ検出器、（１３１，０
４）ハダイオード、ｕ５）ｉバッテリ、０ηは抵抗、α
８）ハ電子スイッチである。
リによってデータを保持するメモリカードの構成を示す
二実施例のブロック図である。図において、ＩＩＩＵ
ＲＡＭ 、 ＋２１にメモリを動作させるために必要な
アドレス信号とリードライトなどの制御信号を入力する
制御入力端子、（３）は入出力データ信号端子、（４）
ハ接地端子、（５）は外部電源端子、（６）は制御信号
端子、＋７１ｄチツプイネーブル端子、（８）はＲＡＭ
（Ｄ電源端子、（９１［ｔｒｖ検出器、（１３１，０
４）ハダイオード、ｕ５）ｉバッテリ、０ηは抵抗、α
８）ハ電子スイッチである。
次に動作について説明する。端子（５）に加えられる外
部電源電圧ｖｃｃが規定電圧（約４．２Ｖ）より低下し
た時にＵＶ検出器（９）ハチツブイネーブル端子＋７）
Ｋ信号を送ってＲＡＭ ｆｉ＋をスタンバイモードに
すると共に、制御信号端子（６）からの信号によって電
子スイッチ（＋８） ｆ：Ｌや断する。従って、外部電
源電圧ｖｃｃは電子スイッチ（１８）でしゃ断され、Ｒ
ＡＭ （１１の電源端子（８）ニバツテリ回路αいある
いは０３）から電源供給を受ける形となり、ＲＡＭ ｆ
ｉ＋のデータホールドが可能な状態になる。外部電源電
圧ｖｃｃが規定電圧４．２Ｖ以上の時は、ＵＶ検出器（
９）の制御信号端子（６）から出力する信号によって電
子スイッチ（国は閉路し、一方、ＲＡＭ （１１のチッ
プイネーブル端子（７）に加わる制御信号は不活性で、
ＲＡＭ （１１が正常の動作ができる。従って、外部電
源電圧ＶｃｃＵ電子スイッチ吐を通じてバッテリ回路（
１１）あるいｌｄ（＋２）に連なるが、バッテリ回路（
１１）あるいはα２）からの電源供給はなく、電源端子
（８）にに外部電源電圧ＶＣＣが加わってＲＡＭ ｉｌ
ｌ ｌ’ｊ動作可能となる。すなわち、今バッテリ（＋
５１の電圧を３ＶＩ ＲＡＭカードのデータホールド可
能電圧の最低値を２■とする時、バッテリ電圧３ｖより
外部電源電圧の方が高いので、バッテリ回路（１１）あ
るいは（１２）が負荷電流を供給することはない。（以
下この状態を自然放電状態という）。また、外部電源電
圧ＶＣＣが４．２ｖ以下では電子スイッチ（１８）が開
路するために外部電源電圧ＶＣＣはしゃ断され、内部電
源電圧ＶＤＤ ｆｌバッテリ回路（川あるいｉｄ （＋
２１から３ｖが電源端子（８）に供給され、ＲＡＭ ｆ
ｉｌへのスタンバイ電圧となってデータホールドの状態
になる。
部電源電圧ｖｃｃが規定電圧（約４．２Ｖ）より低下し
た時にＵＶ検出器（９）ハチツブイネーブル端子＋７）
Ｋ信号を送ってＲＡＭ ｆｉ＋をスタンバイモードに
すると共に、制御信号端子（６）からの信号によって電
子スイッチ（＋８） ｆ：Ｌや断する。従って、外部電
源電圧ｖｃｃは電子スイッチ（１８）でしゃ断され、Ｒ
ＡＭ （１１の電源端子（８）ニバツテリ回路αいある
いは０３）から電源供給を受ける形となり、ＲＡＭ ｆ
ｉ＋のデータホールドが可能な状態になる。外部電源電
圧ｖｃｃが規定電圧４．２Ｖ以上の時は、ＵＶ検出器（
９）の制御信号端子（６）から出力する信号によって電
子スイッチ（国は閉路し、一方、ＲＡＭ （１１のチッ
プイネーブル端子（７）に加わる制御信号は不活性で、
ＲＡＭ （１１が正常の動作ができる。従って、外部電
源電圧ＶｃｃＵ電子スイッチ吐を通じてバッテリ回路（
１１）あるいｌｄ（＋２）に連なるが、バッテリ回路（
１１）あるいはα２）からの電源供給はなく、電源端子
（８）にに外部電源電圧ＶＣＣが加わってＲＡＭ ｉｌ
ｌ ｌ’ｊ動作可能となる。すなわち、今バッテリ（＋
５１の電圧を３ＶＩ ＲＡＭカードのデータホールド可
能電圧の最低値を２■とする時、バッテリ電圧３ｖより
外部電源電圧の方が高いので、バッテリ回路（１１）あ
るいは（１２）が負荷電流を供給することはない。（以
下この状態を自然放電状態という）。また、外部電源電
圧ＶＣＣが４．２ｖ以下では電子スイッチ（１８）が開
路するために外部電源電圧ＶＣＣはしゃ断され、内部電
源電圧ＶＤＤ ｆｌバッテリ回路（川あるいｉｄ （＋
２１から３ｖが電源端子（８）に供給され、ＲＡＭ ｆ
ｉｌへのスタンバイ電圧となってデータホールドの状態
になる。
（以下、この状態を負荷放電状態という）。バッチ！Ｊ
０５）に直列接続されたダイオードＱａ） 、 （＋
５１ 、抵抗Ｑηにバッテリの過電圧印加による損傷を
保護する目的で構成されている。電子スイッチ０８）は
これが閉じた時は外部電源電圧ＶＣＣと内部電源電圧Ｖ
ＤＩＩとの差が小さいことからｐｎｐ ）ランジスタが
使われることが多い。
０５）に直列接続されたダイオードＱａ） 、 （＋
５１ 、抵抗Ｑηにバッテリの過電圧印加による損傷を
保護する目的で構成されている。電子スイッチ０８）は
これが閉じた時は外部電源電圧ＶＣＣと内部電源電圧Ｖ
ＤＩＩとの差が小さいことからｐｎｐ ）ランジスタが
使われることが多い。
メモリカード、特に電池を内蔵するＲＡＭカードは、低
消費電力型が望ましい。すなわち、バッテリの消耗を遅
らせ、寿命を延ばすには、自然放電状態の範囲を広げ、
負荷放電状態の領ｆｆｉ、ヲ狭めることが必要である。
消費電力型が望ましい。すなわち、バッテリの消耗を遅
らせ、寿命を延ばすには、自然放電状態の範囲を広げ、
負荷放電状態の領ｆｆｉ、ヲ狭めることが必要である。
従来のＲＡＭカードは以上のように構成されているので
、入力電源電圧Ｖｃｃが４．２ｖ〜３ｖの間でもバッテ
リ回路（１１）あるいは（１２）からＲＡＭ ｉｌｌ
Ｋ対して負荷電流状態を継続しなければならず、内蔵バ
ッテリ０５）の寿命を短縮する問題点があった。
、入力電源電圧Ｖｃｃが４．２ｖ〜３ｖの間でもバッテ
リ回路（１１）あるいは（１２）からＲＡＭ ｉｌｌ
Ｋ対して負荷電流状態を継続しなければならず、内蔵バ
ッテリ０５）の寿命を短縮する問題点があった。
また、最近では、種々の用途に対応して外部電源電圧Ｖ
ＣＣの電圧範囲が４．２ｖ〜３Ｖになることが多く、電
源切替方式の改善が望まれていた。
ＣＣの電圧範囲が４．２ｖ〜３Ｖになることが多く、電
源切替方式の改善が望まれていた。
この発明に、上記のような問題点を解消するためになさ
れたもので、負荷電流状態の領Ｍｉ、”ｋ狭め、内蔵バ
ッテリの寿命を延長できるとともにバッテリ交換の頻度
を少なくする電源切替方式を備えたメモリカードを得る
ことを目的とする。
れたもので、負荷電流状態の領Ｍｉ、”ｋ狭め、内蔵バ
ッテリの寿命を延長できるとともにバッテリ交換の頻度
を少なくする電源切替方式を備えたメモリカードを得る
ことを目的とする。
この発明に係る電源切替方式を備えたメモリカードに、
外部電源電圧ＶＣＣと内部電源電圧ＶＤＤとの間の電子
スイッチをダイオードでバイパスする回路を設け、前述
の電圧範囲（４，２Ｖ〜３Ｖ）ではバッテリから負荷電
流が流れないようにし、同紙バッテリの寿命を延長する
とともに、高寿命のメモリカードの実現を可能としたも
のである。
外部電源電圧ＶＣＣと内部電源電圧ＶＤＤとの間の電子
スイッチをダイオードでバイパスする回路を設け、前述
の電圧範囲（４，２Ｖ〜３Ｖ）ではバッテリから負荷電
流が流れないようにし、同紙バッテリの寿命を延長する
とともに、高寿命のメモリカードの実現を可能としたも
のである。
この発明におけるバイパス用のダイオードは、外部電源
電圧ＶＣＣが４，２ｖ〜３Ｖの領域において、開路して
いる電子スイッチをバイパスしてＲＡＭに外部電源電圧
ＶＣＣを供給する。外部電源電圧ＶＣＣがバッテリ電圧
３ｖより低下するまで、バッテリは、自然放電状態であ
り、負荷放電状態の領域は挟まりメモリカードのバッテ
リ寿命は延び、データホールド年数に延びる。
電圧ＶＣＣが４，２ｖ〜３Ｖの領域において、開路して
いる電子スイッチをバイパスしてＲＡＭに外部電源電圧
ＶＣＣを供給する。外部電源電圧ＶＣＣがバッテリ電圧
３ｖより低下するまで、バッテリは、自然放電状態であ
り、負荷放電状態の領域は挟まりメモリカードのバッテ
リ寿命は延び、データホールド年数に延びる。
以下、この発明の二天施例を図によって説明する。第１
図、第２図はメモリカードのブロック図、第３図は電源
切替の方式を説明する図である。図において、（１）は
ＲＡＭ 、 ＋２１は制御入力端子、（３）に入出力デ
ータ信号端子、（４）は接地端子、（６）は外部電源端
子、（６１は制御信号端子、（７）はチップイネーブル
端子、（８）ニ電源端子、（９）げＵＶ検出器、（１０
１、θ３）。
図、第２図はメモリカードのブロック図、第３図は電源
切替の方式を説明する図である。図において、（１）は
ＲＡＭ 、 ＋２１は制御入力端子、（３）に入出力デ
ータ信号端子、（４）は接地端子、（６）は外部電源端
子、（６１は制御信号端子、（７）はチップイネーブル
端子、（８）ニ電源端子、（９）げＵＶ検出器、（１０
１、θ３）。
０４）はダイオード、（Ｉｌｌ 、α２）はバッテリ回
路、（＋５１ＶｉバツチＩＪ 、０６１１０７）に抵抗
、α８）ハ電子スイッチである。
路、（＋５１ＶｉバツチＩＪ 、０６１１０７）に抵抗
、α８）ハ電子スイッチである。
図においてダイオード１ｌｏ） 、抵抗Ｑ６）以外は従
来の技術によるメモリカードと変らず、従ってダイオー
ド（１０１、抵抗（１６）を付加しない状態でｌ’ｉＵ
Ｖ検出器（９）の規定電圧が４．２Ｖ、バッチｖ ０５
）の電圧が３ｖの場合、外部電源電圧Ｖ。。が４．２ｖ
以下になればバッテリ回路（ｌｌｊ 、 Ｑ２１は電荷
放電状態となる。
来の技術によるメモリカードと変らず、従ってダイオー
ド（１０１、抵抗（１６）を付加しない状態でｌ’ｉＵ
Ｖ検出器（９）の規定電圧が４．２Ｖ、バッチｖ ０５
）の電圧が３ｖの場合、外部電源電圧Ｖ。。が４．２ｖ
以下になればバッテリ回路（ｌｌｊ 、 Ｑ２１は電荷
放電状態となる。
一般にダイオードの特性は、アノード側がカソード側に
比較して高電位になった時、低インピーダンスになり、
アノード側からカソード側に電流が流れ、逆にカソード
側がアノード側に比較して高電位になった時に高インピ
ーダンスになり、カソード側からアノード側に電流が流
れない。
比較して高電位になった時、低インピーダンスになり、
アノード側からカソード側に電流が流れ、逆にカソード
側がアノード側に比較して高電位になった時に高インピ
ーダンスになり、カソード側からアノード側に電流が流
れない。
この発明は上記ダイオードの特性を利用して′電源の切
替を行うもので、以下第３図に示す２つのダイオードの
突き合せ回路で説明する。第３図の（８）は回路図で、
第３図（ｂ）において、Ａのラインが８のラインより高
電位の時ＵＡのラインからＣのラインへ電流が流れ、Ｂ
のラインからは全く電流は流れない。逆に、Ｂのライン
がＡのラインより高電位の時は第３図（Ｃ）に示す如く
ＢのラインからＣのラインへ電流が流れ、Ａのラインか
らは全く電流に流れ込まない。上記の原理は第３図のＡ
ラインを外部電源端子（５）側、Ｂのラインをバッテリ
回路（１１）あるいに（１２）側、ＣのラインをＲＡＭ
［１１の電源端子（８）側に接続することにより、電
源切換を行うことができる。なお、抵抗０６）Ｈダイオ
ード＋１４）の保護のためのものである。
替を行うもので、以下第３図に示す２つのダイオードの
突き合せ回路で説明する。第３図の（８）は回路図で、
第３図（ｂ）において、Ａのラインが８のラインより高
電位の時ＵＡのラインからＣのラインへ電流が流れ、Ｂ
のラインからは全く電流は流れない。逆に、Ｂのライン
がＡのラインより高電位の時は第３図（Ｃ）に示す如く
ＢのラインからＣのラインへ電流が流れ、Ａのラインか
らは全く電流に流れ込まない。上記の原理は第３図のＡ
ラインを外部電源端子（５）側、Ｂのラインをバッテリ
回路（１１）あるいに（１２）側、ＣのラインをＲＡＭ
［１１の電源端子（８）側に接続することにより、電
源切換を行うことができる。なお、抵抗０６）Ｈダイオ
ード＋１４）の保護のためのものである。
この発明では外部電源電圧ＶＣＣがバッテリ電圧３ｖ付
近に低下するまで、ＲＡＭカードの電源端子（８）へ外
部電源電圧Ｖｃｃ ｋ加えることが可能であり、バッテ
リ回路（＋＋ｌあるいは（１２１からの負荷放電ぽない
。
近に低下するまで、ＲＡＭカードの電源端子（８）へ外
部電源電圧Ｖｃｃ ｋ加えることが可能であり、バッテ
リ回路（＋＋ｌあるいは（１２１からの負荷放電ぽない
。
外部電源電圧ＶＣＣがバッテリ電圧３ｖ以上になって始
めてバッテリ０５）は自然放電状態から負荷放電状態に
移ることになる。すなわち、従来の技術では外部電源電
圧ＶＣＣがＵＶ検出器（９）の設定電圧４．２Ｖより低
下すれば、バッテリ回路（＋１）あるいｉｆ（＋２１ｉ
負荷放電状態になったのに対し、この発明によるメモリ
カードでは外部電源電圧ＶＣＣがバッテリ電圧の３Ｖ
ｉで低下して始めてバッテリ回路（ｏｆあるいは０２）
は負荷放電状態となり、入力電源電圧ＶＣＣの広い範囲
にわたってバッチ！Ｊ （＋５１の放電を抑え、バッテ
リ（＋５）の寿命を延長する。
めてバッテリ０５）は自然放電状態から負荷放電状態に
移ることになる。すなわち、従来の技術では外部電源電
圧ＶＣＣがＵＶ検出器（９）の設定電圧４．２Ｖより低
下すれば、バッテリ回路（＋１）あるいｉｆ（＋２１ｉ
負荷放電状態になったのに対し、この発明によるメモリ
カードでは外部電源電圧ＶＣＣがバッテリ電圧の３Ｖ
ｉで低下して始めてバッテリ回路（ｏｆあるいは０２）
は負荷放電状態となり、入力電源電圧ＶＣＣの広い範囲
にわたってバッチ！Ｊ （＋５１の放電を抑え、バッテ
リ（＋５）の寿命を延長する。
外部電源電圧ＶＣＣを与えて、内部電源電圧ＶＤＤがバ
ッテリ電圧よりも高電位に保ち、ＲＡＭカードの内蔵バ
ッテリの寿命ヲ長くする対策において、この発明の電源
切替方式を持つメモリカードは特に有効である。すなわ
ち、従来［５Ｖ〜４，２ｖの外部電源電圧ＶＣＣでバッ
テリの寿命を延ばすことを行っていたので、高電圧を長
時間準備しておく必要があったこと、またＲＡＭばＲＥ
ＡＤ／ＡＮＲ工ＴＥ動作のできる状態下で長時間放置し
ておくために、外来ノイズによって何時でも誤動作し易
い状況下にあった。
ッテリ電圧よりも高電位に保ち、ＲＡＭカードの内蔵バ
ッテリの寿命ヲ長くする対策において、この発明の電源
切替方式を持つメモリカードは特に有効である。すなわ
ち、従来［５Ｖ〜４，２ｖの外部電源電圧ＶＣＣでバッ
テリの寿命を延ばすことを行っていたので、高電圧を長
時間準備しておく必要があったこと、またＲＡＭばＲＥ
ＡＤ／ＡＮＲ工ＴＥ動作のできる状態下で長時間放置し
ておくために、外来ノイズによって何時でも誤動作し易
い状況下にあった。
本発明によれば、外部電源電圧ＶＣＣがＵＶ検出器の検
出電圧４．２ｖよりも低い電圧で内蔵バッテリの寿命を
延長することができるばかりでなく、メモリカードに与
える電圧が低いことからカード駆動系の無駄な電力消費
が減少すること、また、ＲＡＭがスタンバイモードにな
っていることから外来ノイズに対して誤動作し難いメリ
ットも得られる。
出電圧４．２ｖよりも低い電圧で内蔵バッテリの寿命を
延長することができるばかりでなく、メモリカードに与
える電圧が低いことからカード駆動系の無駄な電力消費
が減少すること、また、ＲＡＭがスタンバイモードにな
っていることから外来ノイズに対して誤動作し難いメリ
ットも得られる。
以上のように、この発明によれば電子スイッチにバイパ
スダイオードを設け、外部電源電圧ＶＣＣが直接、内部
のバッテリ回路に加えられるので、ＲＡＭがスタンバイ
モードに移行するＵＶ検検出正圧４２ｖから、バッテリ
電圧３■マでのｆＩｌｘで、バッテリは自然放電状態に
なり、長寿命のメモリカードが可能となる。
スダイオードを設け、外部電源電圧ＶＣＣが直接、内部
のバッテリ回路に加えられるので、ＲＡＭがスタンバイ
モードに移行するＵＶ検検出正圧４２ｖから、バッテリ
電圧３■マでのｆＩｌｘで、バッテリは自然放電状態に
なり、長寿命のメモリカードが可能となる。
第１図、第２図はこの発明の実施例を示すブロック図、
駆３図はこの発明の電源切替の方式を説明する図、第４
図、第５図は従来のメモリカードのブロック図である。 図において、ｔｌｌはＲＡＭ 、 ＋２）は制御入力端
子、（３）は入出力データ信号端子、［４１Ｕ接地端子
、（５）ニ外部電源端子、（６）は制御信号端子、［７
）ｉｄチップイネーブル端子、（８）は電源端子、（９
）ばＵＶ検出器、（１０） 。 （＋３＋、Ｑ４）はダイオード、（１１） 、 （１２
）はバッテリ回路、（１５）はバッテリ、（１６）、α
７１ハ抵抗、（国は電子スイッチである。
駆３図はこの発明の電源切替の方式を説明する図、第４
図、第５図は従来のメモリカードのブロック図である。 図において、ｔｌｌはＲＡＭ 、 ＋２）は制御入力端
子、（３）は入出力データ信号端子、［４１Ｕ接地端子
、（５）ニ外部電源端子、（６）は制御信号端子、［７
）ｉｄチップイネーブル端子、（８）は電源端子、（９
）ばＵＶ検出器、（１０） 。 （＋３＋、Ｑ４）はダイオード、（１１） 、 （１２
）はバッテリ回路、（１５）はバッテリ、（１６）、α
７１ハ抵抗、（国は電子スイッチである。
Claims (1)
- バッテリ回路を内蔵し、外部電源と内部電源との接続を
電子スイッチによつて開閉するメモリカードにおいて、
上記電子スイッチをダイオードを含む回路でバイパスし
て外部電源と内部電源とを直接接続するようにしたこと
を特徴とするメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287983A JPH01128110A (ja) | 1987-11-12 | 1987-11-12 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287983A JPH01128110A (ja) | 1987-11-12 | 1987-11-12 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128110A true JPH01128110A (ja) | 1989-05-19 |
Family
ID=17724279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287983A Pending JPH01128110A (ja) | 1987-11-12 | 1987-11-12 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128110A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056465A (ja) * | 1991-06-26 | 1993-01-14 | Mitsubishi Electric Corp | 情報カード |
| JPH0644148A (ja) * | 1993-04-19 | 1994-02-18 | Mitsumi Electric Co Ltd | メモリバックアップ回路 |
-
1987
- 1987-11-12 JP JP62287983A patent/JPH01128110A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH056465A (ja) * | 1991-06-26 | 1993-01-14 | Mitsubishi Electric Corp | 情報カード |
| JPH0644148A (ja) * | 1993-04-19 | 1994-02-18 | Mitsumi Electric Co Ltd | メモリバックアップ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889723A (en) | Standby voltage boosting stage and method for a memory device | |
| US4754160A (en) | Power supply switching circuit | |
| US5058075A (en) | Battery circuit for an integrated circuit (IC) memory card | |
| EP0440204A2 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
| US4565932A (en) | High voltage circuit for use in programming memory circuits (EEPROMs) | |
| JPH0693253B2 (ja) | Ｉｃメモリカード用バッテリ回路 | |
| KR960004001B1 (ko) | 단일 칩 반도체 메모리 | |
| US5650741A (en) | Power line connection circuit and power line switch IC for the same | |
| US5138142A (en) | Ic card with improved power supply switching circuitry | |
| US5490118A (en) | Multiple power source memory control circuit for memory devices | |
| US6614674B2 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
| JPH0731917B2 (ja) | 不揮発性メモリー用電圧供給スイッチングデバイス | |
| JPH01128110A (ja) | メモリカード | |
| EP0661714B1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| US5604709A (en) | Persistent data storage which utilizes a shared power supply | |
| US6122205A (en) | Voltage regulator and boosting circuit for reading a memory cell at low voltage levels | |
| JP2548183B2 (ja) | メモリ−カ−ド | |
| JPH05314789A (ja) | 冗長アドレス記憶回路 | |
| KR101060099B1 (ko) | 이이피롬 장치의 직류/직류 변환기 | |
| JPH04205992A (ja) | 入力バッファ回路，入出力バッファ回路及び携帯形半導体記憶装置 | |
| JPH0241959Y2 (ja) | ||
| JP2655766B2 (ja) | 情報カード | |
| KR200142920Y1 (ko) | 메모리 백업회로 | |
| JP2508085B2 (ja) | Ｉｃカ−ド | |
| JPH0546280A (ja) | バツクアツプ回路 |