JPS6030873Y2 - 不揮発性記憶装置 - Google Patents

Description

【考案の詳細な説明】 本考案は不揮発性記憶装置に関するものである。

記憶装置およびこれにデータを書込む書込装置あるいは
データを読出す読出装置を有するデータ処理装置におい
ては、ＣＭＯＳ−ＲＡＭのような記憶装置をバッテリま
たはコンデンサによりバックアップし、電源断において
もその記憶装置の内容を記憶しておく必要性のあるもの
がある。

このよ゛うな不揮発性記憶装置は従来種々提案され、例
えば第１図に示すようなものがある。

第１図に示す不揮発性記憶装置は、書込データＷおよび
チップセレクト信号ＣＥを出力する計算機あるいはロジ
ック回路で構成された書込装置１と記憶装置２との間に
、書込データＷを通過させかつチップセレクト信号ＣＥ
および供給される電源断信号Ｏ１のうち先着のものに従
う論理回路を得てこれをチップセレクト信号ＣＥ’とし
て記憶装置２に供給する優先回路３を介在させたもので
ある。

この不揮発性記憶装置によれば、書込データＷが送出さ
れているときに電源断信号Ｏｆが供給されても、書込デ
ータＷは優先して記憶装置２に供給されるが、チップセ
レクト信号ＣＥよりも電源断信号Ｏｒが先に供給された
場合には、電源断信号Ｏｒが優先されるから、書込デー
タＷの書込動作は行なわれず、記憶装置２はバックアッ
プされる。

しかし、装置の通常の使用状態下では、電源断のほかに
、落電等により商用電源が短時間全く供給されなかった
り、近くの大きな負荷が作動して通常ＡＣ１００Ｖであ
ったものが瞬間的にＡＣ５ＱＶまで低下する等の瞬時停
電に見舞われることがある。

バックアップを必要とする記憶装置を有するデータ処理
装置においては、このような瞬時停電においても動作が
異常なく続行されることが望ましいが、第１図に示す従
来の不揮発性記憶装置においては次のような不具合が生
ずる。

すなわち、第２図に示すように瞬時停電により電源断信
号Ｏ２が発生されたが、書込装置１の電源電圧Ｖｃｃが
装置の正常動作保証電圧■、まで低下する前に瞬時停電
が回復すると、動作はそのま）継続される。

しかし、書込装置１から優先回路３を経て供給された書
込データＷは、優先回路３によりチップセレクト信号Ｃ
Ｅが禁止されているので記憶装置２には書込まれていな
い。

このため、後にその内容を参照しようとしても正常なデ
ータを参照できなくなる。

本考案の目的は上述した不具合を解決し、継続的な停電
は勿論のこと瞬時停電においても記憶装置の誤読出し、
誤書込みを防止し得るよう適切に構成した不揮発性記憶
装置を提供しようとするものである。

本考案は、バッテリーまたはコンデンサーによりバック
アップされる不揮発性記憶装置において、記憶装置に供
給されるチップセレクト信号を電源断信号によりゲート
する手段と、電源断後でかつ電源断信号が発生される以
前に書込または読出装置をウェイトさせるウェイト信号
を発生する手段とを具え、電源断後は前記ウェイト信号
により前記書込または読出装置をウェイトさせてから前
記電源断信号により前記ゲート手段を閉じて前記記憶装
置へのチップセレクト信号の供給を禁止し、電源断回復
後は前記ゲート手段を開いて前記記憶装置へのチップセ
レクト信号の供給を許可してから前記書込または読出装
置のウェイト解除するように構成したことを特徴とする
ものである。

以下図面を参照して本考案を詳細に説明する。

第３図は本考案の一実施例を示すブロック図である。

本例ではマイクロコンピュータ等の計算機１１から書込
データＷを記憶装置１２に直接供給し、チップセレクト
信号ＣＥはＡＮＤゲート１３の一方の入力端子に供給す
る。

ＡＮＤゲート１３の他方の入力端子にはインバータ１４
を経て電源断信号Ｏｒを供給し、この電源断信号Ｏｒに
よりチップセレクト信号ＧＥをゲートし、出力されるチ
ップセレクト信号ＣＥ’を記憶装置１２に供給する。

計算機１１は一定周波数のクロック信号により作動する
ため、記憶装置１２へのアクセスタイムは一定であるが
、記憶装置１２には計算機１１のアクセスタイムに追従
できないものもあり、この場合には誤書込み、誤読出し
が行なわれてしまう。

このような不具合がないように通常の計算機１１、特に
マイクロコンピュータにはウェイト機能またはレディ機
能があり、こ）に所要の信号を入力すればその信号の入
力期間中は書込データＷやチップセレクト信号ＣＥ等を
そのままの状態で保持（ウェイト）できるようになって
いる。

本例ではこのような計算機１１のウェイト機能を利用し
、そのウェイト信号入力端子に電源断の後でかつ電源断
信号Ｏ２がオン（立上る）になる前に発生するウェイト
信号Ｏｗを供給する。

第４図は上記電源断信号Ｏｒおよびウェイト信号０９を
作成する回路の一例を示すものである。

本例では商用電源（ＡＣｌｏｏＶ）に接続されるトラン
ス１５の２次側に計算機１１の駆動電圧’Ｖｃｃを出力
する電源回路１６と、これとは別の電源回路１７とを接
続し、この電源回路１７の電源断時の出力電圧の立下り
（時定数）を電源回路１６から出力される駆動電圧Ｖｃ
ｃの立下り（時定数）よりも早く（小さく）する。

この電源回路１７の出力電圧が電源断により下降するの
をウェイト信号発生回路１８および電源断信号発生回路
１９により検出し、先ず所定の比較的高い電圧まで下降
したときにウェイト信号発生回路１８を作動させてウェ
イト信号０９を発生させ、それよりも低い所定′の電圧
まで下降したときに電源断信号発生回路１９を作動させ
て電源断信号Ｏｒを発生させる。

次に第５図に示すタイムチャートを参照して本実施例の
動作を説明する。

電源断信号Ｏ２がオンにならない期間は、インバータ１
４を経てＡＮＤゲート１３に供給される信号はＨレベル
にあるかう、計算機１１から出力されるチップセレクト
信号ＣＥはＡＮＤゲート１３を経て記憶装置１２に供給
されてチップセレクトが行なわれ、書込データＷの書込
動作が行なわれる。

計算機１１からチップセレクト信号ＣＥが出力されてい
る期間に電源断が発生すると、先ず上述したようにウェ
イト信号Ｏｗが発生して計算機１１にウェイトがか）す
、その後電源断信号Ｏ２が立上ることによりインバータ
１４の出力はＬレベルとなるからチップセレクトは禁止
される。

電源電圧Ｖｃｃが装置の正常動作保証電圧ｖＬまで低下
する前に電源断が回復すると、先ず電源断信号Ｏ２が解
除され、その後ウェイト信号Ｏ４が解除されて正常動作
に復帰する。

すなわち、電源断発生前に計算機１１からＮのゲート１
３を経て供給されるチップセレクト信号ＣＥにより記憶
装置１２のアクセスが始まるが、電源断発生後ウェイト
信号Ｏｗが発生すると、計算機１１はウェイト動作には
いり、その後発生する電源断信号Ｏ２により記憶装置１
２のチツブセレクトが禁止される。

その後電源断が回復すると、電源断信号Ｏｒが回復し記
憶装置１２のチップセレクトが行われる。

その後ウェイト信号Ｏｗが回復し、計算機１１は正常動
作にもどり先はどアクセスしていたつづきから実行する
。

したがって記憶装置１２の誤書込みは起らない。

なお、本考案は上述した例にのみ限定されるものではな
く、幾多の変形または変更が可能である。

例えばウェイト信号０９は記憶装置１２がアクセスされ
たという信号（通常はアドレスバス信号）とゲートして
計算機１１に入力してもよい。

またウェイトがかかる事により計算機１１と並列に動作
しているタイマー等を停止する必要がある場合には、こ
のウェイト信号Ｏｗにより停止させてもよい。

更に、ウェイト信号Ｏｗおよび電源断信号Ｏｆは電源電
圧Ｖｃｃの下降を検知して発生させるようにすることも
できる。

また、上述した例では記憶装置１２へのデータの書込み
について説明したが、本考案は記憶装置１２からデータ
を読出す場合にも有効に適用することができる。

上述したように本考案によれば、電源断の後、マイクロ
コンピュータ等にウェイトをかけてから記憶装置のチッ
プセレクトを禁止し、電源断の回復時はチップセレクト
を許可してからウェイトを解除するようにしたから、そ
の後完全に電源断になっても記憶装置はバッテリーバッ
クアップ等されていれば書き変わる事はないと共に、短
時間のうちに電源断が回復して正常動作に戻っても誤書
込み、誤読出を生じることはない。

【図面の簡単な説明】

第１図は従来の不揮発性記憶装置の構成を示すブロック
図、第２図は第１図の動作を説明するための波形図、第
３図は本発明の不揮発性記憶装置の一例の構成を示すブ
ロック図、第４図はウェイト信号および電源断信号を発
生させる回路の一例の構成を示すブロック図、第５図は
本考案の動作を説明するタイミングチャートである。 １１・・・・・・計算機、１２・・・・・・記憶装置、
１３・・・・・・ＡＮＤゲート、１４・・・・・・イン
バータ、１５・・・・・・トランス、１６．１７・・・
・・・電源回路、１８・・・・・・ウェイト信号発生回
路、１９・・・・・・電源断信号発生回路。

Claims (1)

【実用新案登録請求の範囲】
1. バッテリーバックアップ等される不揮発性記憶装置にお
   いて、記憶装置に供給されるチップセレクト信号を電源
   断信号によりゲートする手段と、電源断後でかつ電源断
   信号が発生される以前に書込または読出装置をウェイト
   させるウェイト信号を発生する手段とを具え、電源断後
   は前記ウェイト信号により前記書込または読出装置をウ
   ェイトさせてから前記電源断信号により前記ゲート手段
   を閉じて前記記憶装置へのチップセレクト信号の供給を
   禁止し、電源断回復後は前記ゲート手段を開いて前記記
   憶装置へのチップセレクト信号の供給を許可してから前
   記書込または読出装置のウェイトを解除するように構成
   したことを特徴とする不揮発性記憶装置。