JP3128435B2 - レジューム機能付コンピュータシステム - Google Patents
レジューム機能付コンピュータシステムInfo
- Publication number
- JP3128435B2 JP3128435B2 JP06161000A JP16100094A JP3128435B2 JP 3128435 B2 JP3128435 B2 JP 3128435B2 JP 06161000 A JP06161000 A JP 06161000A JP 16100094 A JP16100094 A JP 16100094A JP 3128435 B2 JP3128435 B2 JP 3128435B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- battery
- resume
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
Description
ピュータシステムに関し、特にたとえばバッテリの出力
電圧を受ける電源回路によって駆動されるかつレジュー
ム機能を有する、コンピュータシステムに関する。
ステムでは、サスペンド状態に移行するとき、周辺デバ
イスも含めた全てのデバイスの状態(レジスタの値やメ
モリ内容など)をメモリやHDD(Hard Disk Drive) な
どの記憶装置にセーブしてから電源をオフしていた。ま
た、レジュームするとき、記憶装置にセーブしておいた
デバイスの状態を読み出し、同様に設定してから動作を
開始していた。
のレジューム機能付コンピュータシステムでは、バッテ
リによってサスペンド状態を維持しているうちにバッテ
リの残量が少なくなってきた場合、以下のような問題が
生じていた。すなわち、バッテリの残量がサスペンド状
態を維持するには問題ない量であるが、レジュームして
動作を再開するには少なすぎる量になったときに、レジ
ュームしようとすると、バッテリの消費電流がサスペン
ド中よりも増えるためバッテリ電圧が低下し、ファーム
ウェア(BIOS)がデバイスを正常な状態にする動作
をしている最中に電源が切れてしまっていた。この状態
はバッテリ残量が少ないために突然やってくるため、フ
ァームウェアがサスペンド状態へ戻る時間がないまま電
源が切れてしまい、それまでに保持していた大切なデー
タが失われてしまう。
持しているデータを失うことがない、レジューム機能付
コンピュータシステムを提供することである。
駆動されるかつレジューム機能を有するコンピュータシ
ステムにおいて、サスペンド状態のときにレジューム要
求を入力する入力手段、バッテリの出力電圧を閾値と比
較する比較手段、レジューム要求が入力されたとき、出
力電圧が閾値以上であれば擬似負荷を前記バッテリに接
続し、出力電圧が閾値を下回っていれば擬似負荷のバッ
テリへの接続を禁止する接続制御手段、および擬似負荷
がバッテリに接続されたとき、出力電圧が閾値以上であ
ればレジュームを実行し、出力電圧が閾値を下回ればサ
スペンド状態を継続するレジューム制御手段を備えるこ
とを特徴とする、コンピュータシステムである。
ム要求が与えられると、たとえば抵抗およびトランジス
タによって形成される電流経路にバッテリから電流が流
れ、これによってバッテリに擬似負荷が接続される。そ
して、擬似負荷が接続されたときのバッテリ電圧を、た
とえば電圧検出器によって閾値と比較する。バッテリ電
圧が閾値以下のときには、データ消失の可能性があるた
め、レジュームを中止する。バッテリ電圧が閾値以上の
ときには、レジューム要求に応じたレジューム動作が実
行される。
たときのバッテリ電圧に応じてレジュームが中止される
ので、保持しているデータの消失を防止することができ
る。この発明の上述の目的,その他の目的,特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
ジューム機能付コンピュータシステム10は、互いに接
続された論理回路12および14を含む。論理回路12
には、入力端子16を介してオペレータからのレジュー
ム要求信号aが入力され、電圧検出器20からハイレベ
ルまたはローレベルの電圧検出信号bが与えられ、そし
て論理回路12からはトランジスタTをオン/オフさせ
るための制御信号が出力される。電圧検出器20には、
(−)端子が接地されたバッテリ18の(+)端子が接
続され、電圧検出器20からは、バッテリ18の電圧値
が電圧検出器20の閾値より大きいときハイレベル信号
が、バッテリ18の電圧値が閾値よりも小さいときロー
レベル信号が出力される。トランジスタTについては、
エミッタが接地され、ベースが抵抗R1を介して接地さ
れるとともに抵抗R2を介して論理回路12と接続さ
れ、そしてコレクタが抵抗R3を介してバッテリ18の
(+)端子および電源回路22に接続される。なお、電
圧検出器20の閾値は、レジューム時に必要な電流がバ
ッテリ18から取り出されたとき電源回路22が電源電
圧VCCを安定して供給できる最小のバッテリ電圧値に設
定される。また、論理回路14には論理回路12の出力
信号hおよび電圧検出信号bが入力され、これらの信号
に基づいて処理された信号jが、レジューム信号として
出力端子24から出力される。
aおよび28aを含む。フリップフロップ回路26aの
CLK(CLOCK) 端子は入力端子16と接続され、D端子
およびS ̄端子は電源回路22と接続され、R ̄端子は
論理ゲート30aと接続され、そしてQ端子は抵抗R
2,遅延回路32a,NOT回路34aの入力端子,3
ステートゲート36aの制御端子およびNAND回路3
8aの入力端子と接続される。また、フリップフロップ
回路28aについては、CLK端子がNAND回路38
aの出力端子と接続され、D端子およびS ̄端子が電源
回路22と接続され、R ̄端子が遅延回路32aと接続
され、Q ̄端子が論理ゲート30aの入力端子と接続さ
れる。論理ゲート30aのもう一方の入力端子は電圧検
出器20と接続される。また、NAND回路38aのも
う一方の入力端子にはNOT回路40aの出力端子が接
続され、NOT回路40aの入力端子には、入力端子が
接地された3ステートゲート36aの出力端子,一方端
が電源回路22と接続された抵抗R4aの他方端および
一方端が接地されたコンデンサCaの他方端が接続され
る。なお、論理ゲート30の出力端子からは、入力信号
がいずれもハイレベルのときハイレベルの信号が出力さ
れ、入力信号がいずれもローレベルのときローレベル信
号が出力され、そして入力信号がそれぞれローレベルお
よびハイレベルのときローレベル信号が出力される。
12とほぼ同様の構成となっているので、参照番号ない
し参照符号に付したaをbに代えて、重複する説明は省
略する。異なる点は、フリップフロップ回路26bのQ
端子が抵抗R2と接続されていない点,論理ゲート42
が設けられ入力端子が電圧検出回路20およびフリップ
フロップ回路26bのQ端子と接続され出力端子が論理
ゲート30bの入力端子と接続される点およびフリップ
フロップ回路26bのCLK端子がNOT回路34aの
出力端子と接続される点である。なお、論理ゲート42
の出力は、入力信号がいずれもハイレベルであるときハ
イレベルとなり、入力信号がいずれもローレベルである
ときローレベルとなり、入力信号がローレベルおよびハ
イレベルであるときハイレベルとなる。
ジュームして動作を開始するのに十分な値(トランジス
タTが導通したときでもバッテリ電圧が閾値を超える
値)であるとき、入力端子16から(A)に示すような
レジューム要求信号aが入力されると、信号aの立ち上
がり時におけるR ̄端子入力はハイレベルであるため、
信号aの立ち上がりと同時に、(C)に示すようにフリ
ップフロップ回路26aのQ端子からの出力信号cが立
ち上がり、この信号c(制御信号)によってトランジス
タTが導通する。また、信号cによって3ステートゲー
ト36aがハイインピーダンス状態となりコンデンサC
aに電荷が蓄積されることによって、(D)に示すよう
にNOT回路40aの入力信号dが徐々に立ち上がる。
さらに、信号cがNAND回路38aに与えられること
によって、信号cの立ち上がりと同時に、(E)に示す
ようにNAND回路38a出力信号eが立ち下がり、そ
の後信号dが所定レベルを超えNOT回路40a出力が
ローレベルとなった時点で、信号eが立ち上がる。この
信号eの立ち上がりによってフリップフロップ回路28
aのQ ̄端子からの出力信号gが立ち下がり、この信号
gの立ち下がりによってフリップフロップ回路26aが
リセットされる。これによって信号cが立ち下がり、N
OT回路34aから出力される信号hは(H)に示すよ
うな波形となる。なお、信号cが遅延回路32aを経て
(F)に示す信号fとしてフリップフロップ回路28a
のR ̄端子に入力されることによって、フリップフロッ
プ回路28aがリセットされ、これによって信号gが立
ち上がる。
フリップフロップ回路26bのクロック端子に入力さ
れ、信号hが立ち上がると同時にフリップフロップ回路
26bのQ端子から出力される信号iが立ち上がる。ま
た、信号iの立ち上がりによってNAND回路38bか
ら出力される信号mが立ち下がるとともに、3ステート
ゲート36bがハイインピーダンス状態となり、コンデ
ンサCbの充電によってNOT回路40bの入力信号k
が(K)に示すように徐々に立ち上がる。そして、信号
kが所定レベルを超えた時点でNOT回路40bの出力
がローレベルとなり、これによって信号mが立ち上が
る。信号mが立ち上がることによって、フリップフロッ
プ回路28bのQ ̄端子から出力される信号oが(O)
に示すように立ち下がり、その後遅延回路32から出力
される(N)に示すような信号nの立ち下がりによって
フリップフロップ回路28bにリセットがかかり、信号
oが立ち上がる。一方、信号iおよび電圧検出器20か
ら出力された信号bは論理ゲート42で処理され、これ
によって(P)に示すような信号pが出力される。この
信号pと信号oとが論理ゲート30bで処理されること
によって、論理ゲート30bからフリップフロップ回路
26bのR ̄端子に(Q)に示す信号qが入力され、信
号qの立ち下がりによってフリップフロップ回路26b
がリセットされる。したがって、信号qの立ち下がりと
同時に信号iが立ち下がる。このように変化する信号i
がNOT回路34bで反転されることによって、出力端
子24からは(J)に示すような信号jがレジューム信
号として出力され、これによってレジュームが開始され
る。
ンド状態を維持するには十分であるが、レジュームによ
って動作を開始するには不十分な値(トランジスタが導
通しないときバッテリ電圧は閾値を超えるが、トランジ
スタが導通するとバッテリ電圧が閾値を超えない値)で
あるときに、(A)に示す信号aがフリップフロップ回
路26aのCLK端子に入力されると、信号aの立ち上
がりと同時に、Q端子から出力される信号cが(C)に
示すように立ち上がる。信号cが立ち上がりトランジス
タTが導通することによって、抵抗R3にレジューム時
に必要な電流と同じ値の電流が流れると、バッテリ18
の電圧は電圧検出器20の閾値を超えることができなく
なるため、信号bは(B)に示すように立ち下がる。こ
の信号bの立ち下がりによってフリップフロップ回路2
6aにリセットがかかり、信号cは信号bの立ち下がり
と同時に立ち下がる。これによって、NOT回路34a
から出力される信号hは(H)に示すような波形とな
る。なお、信号cの立ち上がりと同時にNOT回路40
aの入力信号が立ち上がりを開始し、信号cの立ち下が
りと同時に信号dが立ち下がる。また、NOT回路40
aの出力は常にハイレベルであるため、信号eは、
(E)に示すように信号cの立ち上がりと同時に立ち下
がり、信号cの立ち下がりと同時に立ち上がる。この信
号eの立ち上がりによってフリップフロップ回路28a
のQ ̄端子からの出力信号gが立ち下がり、遅延回路3
2aから出力される(F)に示すような信号fの立ち下
がりによって信号gが立ち上がる。
LK端子に入力され、本来ならば信号hの立ち上がりに
よって信号iが立ち上がるが、この場合、電圧検出器2
0から出力された信号bの立ち下がりおよび(I)に示
す信号iによって、論理ゲート42から出力される信号
pが(P)に示すように立ち下がり、さらに信号pの立
ち下がりによって信号qが(Q)に示すように立ち下が
るため、フリップフロップ回路26bにリセットがかけ
られ、その後信号hが立ち上がる。したがって、信号i
は(I)に示すようにローレベルを維持する。これよ
り、NOT回路34bから出力される信号jは(J)に
示すようにハイレベルを維持するため、出力端子24か
らレジューム信号が出力されることはなく、サスペンド
状態が維持される。なお、信号iがローレベルを維持す
ることによって、信号kはローレベルを維持し、信号i
および信号kによって信号mはハイレベルとなる。一
方、信号iの遅延出力である信号nはローレベルである
ため、フリップフロップ回路28bはリセットされ続
け、これによって信号oはハイレベルとなる。
値よりも低いために信号bが当初からローレベルとなっ
ているときに(A)に示す信号aが与えられても、信号
bに基づいてフリップフロップ回路26aはリセットさ
れ続けるため、信号cはローレベルを維持する。したが
って、NOT回路34aから出力される信号hはハイレ
ベルを維持し、これがフリップフロップ回路26bのC
LK端子に与えられる。一方、電圧検出器20からの信
号bおよび信号i(いずれもローレベル)に基づいて信
号bはローレベルとなり、これによって信号qもローレ
ベルとなるため、フリップフロップ回路26bはリセッ
トされ続け、信号iはローレベルを維持する。したがっ
て、NOT回路34bから出力される信号jはハイレベ
ルを維持し、出力端子24からレジューム信号が出力さ
れることはない。
に応じてレジュームが中止されるため、バッテリ18電
圧が低いときにレジュームされることによって保持され
ているデータが消失するのを防止することができる。な
お、この実施例では、トランジスタTにはレジューム時
に必要な電流と同じ値の電流を流すようにしたが、この
発明はこの場合に限らず、データ消失に対する安全性を
高めるために、レジューム時に必要な電流よりも大きな
値の電流を流す場合にも適用できることはもちろんであ
る。
ある。
図である。
図である。
図である。
図である。
回路
Claims (3)
- 【請求項1】バッテリで駆動されるかつレジューム機能
を有するコンピュータシステムにおいて、サスペンド状態のときにレジューム要求を入力する入力
手段、 前記バッテリの出力電圧を閾値と比較する比較手段、 前記レジューム要求が入力されたとき、前記出力電圧が
前記閾値以上であれば前記擬似負荷を前記バッテリに接
続し、前記出力電圧が前記閾値を下回っていれば前記擬
似負荷の前記バッテリへの接続を禁止する接続制御手
段、および前記擬似負荷が前記バッテリに接続されたと
き、前記出力電圧が前記閾値以上であればレジュームを
実行し、前記出力電圧が前記閾値を下回れば前記サスペ
ンド状態を継続するレジューム制御手段 を備えることを
特徴とする、コンピュータシステム。 - 【請求項2】前記擬似負荷は、少なくともレジューム時
に必要な電流を前記バッテリから取り出す電流経路を含
む、請求項1記載のコンピュータシステム。 - 【請求項3】前記閾値は、レジュームに必要な電流を前
記バッテリから取り出したとき、電源回路が電源を安定
して供給できる最小のバッテリ電圧に設定される、請求
項1または2記載のコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06161000A JP3128435B2 (ja) | 1994-07-13 | 1994-07-13 | レジューム機能付コンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06161000A JP3128435B2 (ja) | 1994-07-13 | 1994-07-13 | レジューム機能付コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0830349A JPH0830349A (ja) | 1996-02-02 |
JP3128435B2 true JP3128435B2 (ja) | 2001-01-29 |
Family
ID=15726673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06161000A Expired - Fee Related JP3128435B2 (ja) | 1994-07-13 | 1994-07-13 | レジューム機能付コンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3128435B2 (ja) |
-
1994
- 1994-07-13 JP JP06161000A patent/JP3128435B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0830349A (ja) | 1996-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1325402B1 (en) | Processor power mode transition | |
US7415621B2 (en) | Power supply system, computer apparatus and maximum power control method | |
JPH0950350A (ja) | 記憶装置 | |
JPS5990275A (ja) | カセツト式記憶装置 | |
JPS6230666B2 (ja) | ||
US5384747A (en) | Circuit for placing a memory device into low power mode | |
KR20040033066A (ko) | Cpu 파워 다운 방법 및 그 장치 | |
JP2004185273A (ja) | メモリカード及び電子デバイス | |
JP4822620B2 (ja) | 半導体集積回路 | |
JP3128435B2 (ja) | レジューム機能付コンピュータシステム | |
JP3133492B2 (ja) | 情報処理装置 | |
JPH0511930A (ja) | デイスクキヤツシユ装置 | |
JPS5990276A (ja) | デ−タ保護方式 | |
US6262605B1 (en) | Automated line driver control circuit for power managed system | |
JPH0514285B2 (ja) | ||
JP3537989B2 (ja) | 不揮発性半導体記憶装置 | |
CN212229601U (zh) | 固态硬盘及其异常断电保护电路 | |
US11966596B2 (en) | Method of power management using an expander for a storage system | |
JPH10254590A (ja) | 集積回路および情報処理装置 | |
SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи | |
JPS5990279A (ja) | インタ−フエ−ス回路 | |
JPH06253531A (ja) | Lcdバイアス電源回路 | |
JP3112277B2 (ja) | メモリカード | |
JP2552316B2 (ja) | Cmos半導体集積回路 | |
US5974561A (en) | Method and apparatus for generating a reset signal within an integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |