JPS58146099A - メモリ保護装置 - Google Patents
メモリ保護装置Info
- Publication number
- JPS58146099A JPS58146099A JP57027360A JP2736082A JPS58146099A JP S58146099 A JPS58146099 A JP S58146099A JP 57027360 A JP57027360 A JP 57027360A JP 2736082 A JP2736082 A JP 2736082A JP S58146099 A JPS58146099 A JP S58146099A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- switch
- memory
- checking
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は停電時のメモリの記憶内容破壊を防止するメモ
リ保護装置に係り、特に、任意の時にバッテリをチェッ
クすることが可能なメモリ保護装置に関する。
リ保護装置に係り、特に、任意の時にバッテリをチェッ
クすることが可能なメモリ保護装置に関する。
第１図に一般的なメモリ保護装置を第２図にその動作を
示している。第２図に示すように平常時電源スィッチ（
８Ｗｓ）３がオンしメモリ１にメモリ電圧Ｖｃｃ ％メ
モリ電流ＩＬが供給されている。
示している。第２図に示すように平常時電源スィッチ（
８Ｗｓ）３がオンしメモリ１にメモリ電圧Ｖｃｃ ％メ
モリ電流ＩＬが供給されている。
電２図において囚はメモリ１０両端電圧、［Ｆ］）はメ
モリ電流を示している。充電回路を形成する充電電流制
限用抵抗４を通してバッテリ２に充電電圧Ｖｉ、充電電
流Ｉｓが供給されている。バッテリスイッチ（８Ｗｓ）
５けオフの状態であり放電電流Ｉｏは流れない。一方電
源が切れると電源スィッチ（８Ｗｓ）３がオフしバッテ
リスイッチ（８Ｗｍ）５がオンする。これによりメモリ
１へは放ｔｔ流Ｉｎが流れメモリデータ保持に必要な電
圧ＶＤＲ以上の放電電圧ＶｏＯ値にメモリ電圧Ｖｃｃを
維持する。以上はバッテリ２が正常晶の場合の動作であ
り、劣下している場合は充電時の電圧ｖ１は大差ないが
放電時に放電電圧ＶＤ’とメモリケータ維持電圧Ｖｎ凰
を下廻ることとなる。このことはノ（ツテリ２の両端の
電圧をチェックしても電源正常時には判断できないこと
を意味する。そこで第３図に示すようにバッテリ２の上
にチェックスイッチ６をｉけてチェック時のみ電圧比較
Ｓ７にバッテリ２の両端電圧が印加されるようにして電
源正常時にもバッテリチェックが行えるようにしている
。
モリ電流を示している。充電回路を形成する充電電流制
限用抵抗４を通してバッテリ２に充電電圧Ｖｉ、充電電
流Ｉｓが供給されている。バッテリスイッチ（８Ｗｓ）
５けオフの状態であり放電電流Ｉｏは流れない。一方電
源が切れると電源スィッチ（８Ｗｓ）３がオフしバッテ
リスイッチ（８Ｗｍ）５がオンする。これによりメモリ
１へは放ｔｔ流Ｉｎが流れメモリデータ保持に必要な電
圧ＶＤＲ以上の放電電圧ＶｏＯ値にメモリ電圧Ｖｃｃを
維持する。以上はバッテリ２が正常晶の場合の動作であ
り、劣下している場合は充電時の電圧ｖ１は大差ないが
放電時に放電電圧ＶＤ’とメモリケータ維持電圧Ｖｎ凰
を下廻ることとなる。このことはノ（ツテリ２の両端の
電圧をチェックしても電源正常時には判断できないこと
を意味する。そこで第３図に示すようにバッテリ２の上
にチェックスイッチ６をｉけてチェック時のみ電圧比較
Ｓ７にバッテリ２の両端電圧が印加されるようにして電
源正常時にもバッテリチェックが行えるようにしている
。
尚第３図以降電源スイツチ（ＳＷ［株］）３、バッテリ
スイッチ（ＳＷｍ）５は最も簡単な単方向通電素子であ
るダイオードスイッチの例で示す。第３図の従来回路は
バッテリチェックが任意に行えるが、チェックスイッチ
切換時に電源異常が発生するとメモリのデータが破損さ
れることとなり、例えばプロセッサにより常時チェック
を行う方式等には適用できないという問題点があった。
スイッチ（ＳＷｍ）５は最も簡単な単方向通電素子であ
るダイオードスイッチの例で示す。第３図の従来回路は
バッテリチェックが任意に行えるが、チェックスイッチ
切換時に電源異常が発生するとメモリのデータが破損さ
れることとなり、例えばプロセッサにより常時チェック
を行う方式等には適用できないという問題点があった。
本発明の目的はプロセッサ等によす常時バッテリのチェ
ックを行う方式に使用しうるバッテリ保膜装置を提供す
ることにある。
ックを行う方式に使用しうるバッテリ保膜装置を提供す
ることにある。
従来回路は、バッテリをチェック用の電圧比較器に接続
切換を行う際、放電回路が同時に切離される為に不具合
が発生する点に着目し、本発明では、バッテリスイッチ
５を常時バッテリ２に接続し７ておくことを特徴として
いる。
切換を行う際、放電回路が同時に切離される為に不具合
が発生する点に着目し、本発明では、バッテリスイッチ
５を常時バッテリ２に接続し７ておくことを特徴として
いる。
第４図に本発明の一実施例を示す。バッテリ２は常時バ
ッテリスイッチ５に接続され放電回路を構成することが
可能な状態になっている。チェックスイッチ８は充電回
路に挿入され、常時は可動接点か充電抵抗４にバッテリ
を接続しチェック時、つまり切換動作時のみ電圧比較器
７に接続するものである。このようにしているので、チ
ェックの為、スイッチ切換動作時に、電源断が発生して
もバッテリスイッチ５を通してメモリ１に電源の供給が
可能でありメモリのデータは破壊されない。
ッテリスイッチ５に接続され放電回路を構成することが
可能な状態になっている。チェックスイッチ８は充電回
路に挿入され、常時は可動接点か充電抵抗４にバッテリ
を接続しチェック時、つまり切換動作時のみ電圧比較器
７に接続するものである。このようにしているので、チ
ェックの為、スイッチ切換動作時に、電源断が発生して
もバッテリスイッチ５を通してメモリ１に電源の供給が
可能でありメモリのデータは破壊されない。
本発明の最も大きな効果はプロセッサによる常時監視が
可能なことでありその構成の一例を第５図に示す。プロ
セッサ１１はバス信号線入により図示しないメモリ及び
Ｉ１０回路と接続されている。本電圧比較器７に割付ら
れたアドレスをアドレスデコーダ１２により判別し、ラ
イトアクセスであればライト信号ｅのタイミングでバッ
ファレジスタ１５がライトデータｄによりセット／リセ
ットされレジスタ１５に連動してチェックスイッチ８が
切換る。これは例えば水鎖リレー等を用いる。又ジ−ド
ア４セスであればリード信号すのタイミングで電圧比較
器出力信号ＣＨＫＯ状襲がリードデータＣとしてバッフ
ァゲート１３より出力されプロセッサ１１に取込まれる
。本保膜装置を採用することによりプロセッサの空時間
にバッテリのチェックが可能であり、バッテリの劣下を
検出・警報することが可能である。固電圧比較器７は、
基準電圧とバッテリ２の電圧を比較し、その結果を出力
するものである。バッテリの寿命は常温でメーカー保証
２年、実力５年と言われており、それは又温度等の環境
により大幅に異なる。従ってバッテリの劣下を自動警報
する機能を持たせることは安全率を充分にとり温度の予
防保全を行っている現状に比べ経済的にも大きな改善と
なる。
可能なことでありその構成の一例を第５図に示す。プロ
セッサ１１はバス信号線入により図示しないメモリ及び
Ｉ１０回路と接続されている。本電圧比較器７に割付ら
れたアドレスをアドレスデコーダ１２により判別し、ラ
イトアクセスであればライト信号ｅのタイミングでバッ
ファレジスタ１５がライトデータｄによりセット／リセ
ットされレジスタ１５に連動してチェックスイッチ８が
切換る。これは例えば水鎖リレー等を用いる。又ジ−ド
ア４セスであればリード信号すのタイミングで電圧比較
器出力信号ＣＨＫＯ状襲がリードデータＣとしてバッフ
ァゲート１３より出力されプロセッサ１１に取込まれる
。本保膜装置を採用することによりプロセッサの空時間
にバッテリのチェックが可能であり、バッテリの劣下を
検出・警報することが可能である。固電圧比較器７は、
基準電圧とバッテリ２の電圧を比較し、その結果を出力
するものである。バッテリの寿命は常温でメーカー保証
２年、実力５年と言われており、それは又温度等の環境
により大幅に異なる。従ってバッテリの劣下を自動警報
する機能を持たせることは安全率を充分にとり温度の予
防保全を行っている現状に比べ経済的にも大きな改善と
なる。
第１図は一般的なメモリ保護装置の原理説明図、第２図
は第１図の動作説明用波形図、第３図は従来の保護装置
の一例を示す回路図、第４図は本発明の一実施例回路図
、第５図は本発明の他の実施例を示す回路図である。 ｌ・・・メモリ、２・・・バッテリ、３・・・電源スィ
ッチ（ＳＷｇ）、４・・・充電電流制限抵抗、５・・・
バッテリスイッチ（ＳＷｍ）、７・・・電圧比較器、８
・・・切換スイッチ。 代理人 弁理士 高橋明夫
は第１図の動作説明用波形図、第３図は従来の保護装置
の一例を示す回路図、第４図は本発明の一実施例回路図
、第５図は本発明の他の実施例を示す回路図である。 ｌ・・・メモリ、２・・・バッテリ、３・・・電源スィ
ッチ（ＳＷｇ）、４・・・充電電流制限抵抗、５・・・
バッテリスイッチ（ＳＷｍ）、７・・・電圧比較器、８
・・・切換スイッチ。 代理人 弁理士 高橋明夫
Claims (1)
- １、常時、充電回路を介してバッテリに充電し、電源断
時にバッテリより放電用の単方向通電素子を介して電源
を供給することによりメモリの記憶内容破壊を防止する
メモリ保護装置において、該単方向通電素子とバッテリ
の接続点に固定接定か接続され、可動接点が常時充電回
路側圧接続され切換動作時のみバッテリのチェック用電
圧比較器側に接続される切換スイッチを設けたことを特
徴とするメモリ保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027360A JPS58146099A (ja) | 1982-02-24 | 1982-02-24 | メモリ保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57027360A JPS58146099A (ja) | 1982-02-24 | 1982-02-24 | メモリ保護装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58146099A true JPS58146099A (ja) | 1983-08-31 |
Family
ID=12218881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57027360A Pending JPS58146099A (ja) | 1982-02-24 | 1982-02-24 | メモリ保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58146099A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870589A (en) * | 1985-02-13 | 1989-09-26 | Canon Kabushiki Kaisha | Management apparatus for equipment |
| JPH01288948A (ja) * | 1988-05-16 | 1989-11-21 | Fujitsu Ltd | メモリのデータ保護方式 |
| US5016127A (en) * | 1988-03-23 | 1991-05-14 | Sony Corporation | Mechanism for transporting and receiving large and small tape cassettes |
-
1982
- 1982-02-24 JP JP57027360A patent/JPS58146099A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4870589A (en) * | 1985-02-13 | 1989-09-26 | Canon Kabushiki Kaisha | Management apparatus for equipment |
| US5016127A (en) * | 1988-03-23 | 1991-05-14 | Sony Corporation | Mechanism for transporting and receiving large and small tape cassettes |
| JPH01288948A (ja) * | 1988-05-16 | 1989-11-21 | Fujitsu Ltd | メモリのデータ保護方式 |
| US5007027A (en) * | 1988-05-16 | 1991-04-09 | Fujitsu Limited | Data protection system in a data processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03506084A (ja) | マイクロコンピユーターをスタンバイモードに所定状態時に切替える装置 | |
| JPH1118286A (ja) | ハードディスクドライブにおける過電圧及びサージ保護回路 | |
| US4823323A (en) | Electronic apparatus with replaceable power source | |
| JPS58146099A (ja) | メモリ保護装置 | |
| KR0168529B1 (ko) | 간이 교환장치의 정전시 메모리 보존 회로 | |
| JPH0457201A (ja) | 磁気ディスク装置のデータ保護回路 | |
| JPS5928297A (ja) | Ｐｒｏｍライタ | |
| JP2002008511A (ja) | 回路遮断器 | |
| JP2821358B2 (ja) | テーブルタップ | |
| KR960003592B1 (ko) | 탈착식 기억 카드의 데이타 보호 장치 | |
| JPS6073720A (ja) | ランダムアクセスメモリのスタンバイモ−ド切替回路 | |
| KR0150022B1 (ko) | 탈착식 기억카드의 데이타 보호장치 | |
| JPH04205992A (ja) | 入力バッファ回路，入出力バッファ回路及び携帯形半導体記憶装置 | |
| JPS61141059A (ja) | 端末装置 | |
| KR0121498Y1 (ko) | 메모리 백업 전원 공급장치 | |
| JPS63121436A (ja) | バツクアツプ電源供給方式 | |
| JPH09298844A (ja) | バックアップ電池制御方法及びバックアップ電池制御装置 | |
| JPH08172732A (ja) | メモリバックアップ回路 | |
| JPS5843408Y2 (ja) | 記憶装置の保護装置 | |
| JPH07320015A (ja) | バックアップ機能付メモリカード | |
| JP2597552B2 (ja) | 電子交換機の電源バツクアツプ方式 | |
| JPH042503Y2 (ja) | ||
| JP2000059997A (ja) | 配電線の開閉器制御装置 | |
| JPH10187555A (ja) | 記憶装置の電源回路 | |
| JPH059812B2 (ja) |