KR960003592B1 - 탈착식 기억 카드의 데이타 보호 장치 - Google Patents

탈착식 기억 카드의 데이타 보호 장치 Download PDF

Info

Publication number
KR960003592B1
KR960003592B1 KR1019930030908A KR930030908A KR960003592B1 KR 960003592 B1 KR960003592 B1 KR 960003592B1 KR 1019930030908 A KR1019930030908 A KR 1019930030908A KR 930030908 A KR930030908 A KR 930030908A KR 960003592 B1 KR960003592 B1 KR 960003592B1
Authority
KR
South Korea
Prior art keywords
signal
state
power
control means
power supply
Prior art date
Application number
KR1019930030908A
Other languages
English (en)
Other versions
KR950020701A (ko
Inventor
이성수
최각진
윤병우
정용주
Original Assignee
재단법인 한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019930030908A priority Critical patent/KR960003592B1/ko
Publication of KR950020701A publication Critical patent/KR950020701A/ko
Application granted granted Critical
Publication of KR960003592B1 publication Critical patent/KR960003592B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

탈착식 기억 카드의 데이타 보호 장치
제1도는 종래의 메모리 소자를 이용한 데이타 읽기/쓰기 회로의 구성도.
제2도는 본 발명에 의한 기억 카드의 데이타 보호 장치를 나타내는 블럭 구성도.
* 도면의 주요부분에 대한 부호의 설명
2 : 버퍼 4 : 버퍼 컨트롤
6 : 파워 버퍼 8 : 파워 공급 컨트롤
10 : 신호 상태 감지부 12 : 내부전원
본 발명은 휴대용 단말 장치(PC류, 이동 데이타 단말기 등)의 보조 기억 장치인 메모리 카드(memory card)(이하, 기억 카드라 칭함)를 탈착할때 또는 장착후 전원을 차단할 때 발생할 수 있는 기억 카드내의 데이타 손상을 방지하기 위한 탈착식 기억 카드의 데이타 보호 장치에 관한 것이다.
종래에는 단말 장치의 기억 장치는 기계적인 구조의 하드 디스크 드라이버(HDD)와 플로피 디스크 드라이버(FDD)가 사용되므로 장치의 소형, 경량화에 어려움이 있다. 또한, 디스크 드라이버의 동작시 모터의 동작으로 인한 소모 전력의 과다로 이용 시간이 적어지며, 소음을 야기시키는 결점이 있다.
종래 기술의 문제점을 해결하기 위하여 일반적으로 반도체 메모리를 이용한 기억 카드를 보조 기억장치로 사용한다. 반도체 메모리(예를 들면, ROM,RAM)에서는 제1도와 같이 어드레스 버스(Address BUS), 데이타 버스(Data Bus)에 쓰리 스테이트(three state)를 사용한다. 그러나, 컨트롤 버스(Control BUS)가 개방되면 신호 변화로 인하여 기록된 데이타가 변경될 수도 있는 문제점이 있다. 즉, 기억 카드를 본체에 탈착할때 컨트롤 버스(CS, WE)가 플로팅(Floating) 상태가 되고, 이에 따라 어드레스 버스(Address BUS), 데이타 버스(Data BUS)가 불안정하게 되어 기억 카드내의 메모리 저장 상태에 변화를 주게 되어 기록되어 있던 데이타가 변경될 수 있는 문제점이 있었다.
따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은, 휴대용 단말 장치의 보조 기억 장치인 메모리 카드(memory card)를 탈착할때 또는 장착후 전원을 차단할때 발생할 수 있는 기억 카드내의 데이타 손상을 방지하기 위한 탈착식 기억 카드의 데이타 보호 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 탈착식 기억 카드의 데이타 보호 장치에 있어서, 외부로부터 입출력 데이타 버스와 컨트롤 버스의 신호를 입력받고, 메모리측을 쓰리 스테이트(three state) 상태로 설정하며, 상기 메모리에 신호를 전달하는 버퍼링 수단 ; 기억 카드 분리시 본체측으로부터 입력되는 신호를 차단하여 외부 입출력단자 개방상태에서 발생하는 장애 신호를 막아 상기 메모리에 신호 변화가 발생되지 않도록 상기 버퍼링 수단을 제어하며, 상기 본체에 접속되어 사용시 외부 신호가 상기 메모리에 도달하도록 상기 버퍼링 수단을 제어하는 버퍼 제어 수단 ; 외부 전원 공급의 유무, 전압 강하 상태를 감시하며, 감시된 상태를 상기 버퍼 제어 수단에 전달하여 전원을 제어하여 상기 버퍼 제어 수단에서 상기 버퍼링 수단의 제어 신호로 사용되도록 하는 파워 버퍼링 수단 ; 상기 파워 버퍼링 수단의 신호를 전달받아 외부 전원과 내부 전원중 어느 하나를 선택하도록 하며, 상기 버퍼 제어 수단에 선택 결과를 통보하도록 하는 파워 공급 제어 수단 ; 상기 버퍼 제어 수단과 파워 공급 제어 수단에 신호를 보내 외부 전원에서 내부 전원으로 전환하고, 전원 단락 상태를 차단하며, 상기 본체로부터 분리 명령을 받거나 분리되는 것을 감지하도록 하는 신호 상태 감지 수단을 구비하는 것을 특징으로 한다.
이하, 첨부된 제2도를 참조하여 본 발명에 따른 일실시예를 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 기억 카드의 데이타 보호 장치를 나타내는 블럭 구성도로서, 2는 버퍼, 4는 버퍼 컨트롤, 6은 파워 버퍼, 8은 파원 공급 컨트롤, 10은 신호 상태 감지부, 12는 내부 전원, 14는 메모리 뱅크를 각각 나타낸다.
그 구체적인 구성을 살펴보면, 본 발명은 기억 카드를 제어하는 본체가 분리되었을 때 B측 입출력 버스(I/O BUS)를 쓰리 스테이트(three state)로 설정하는 기능을 갖는 버퍼 컨트롤(Buffer Control(BC))(4)과 버퍼(BUFFER)(2), 전원 상태를 감시, 제어하는 파워 버퍼(Power Buffer)(6), 외부 전원과 밧데리(Battery) 부 전원을 선택 제어하고 결과를 버퍼 컨트롤(4)에 통보하는 파워 공급 컨트롤(Power Supply Control)(8), 착탈 상태와 분리 명령을 받을 수 있는 신호 상태 감지부(10), 그리고 내부 전원 공급로인 Vcc로 구성된다.
각 구성 요소의 동작을 구체적으로 살펴보면 다음과 같다.
버퍼 컨트롤(4)은 분리시 A측으로부터 입력되는 신호를 차단하여 외부 입출력단자 개방 상태에서 발생하는 장해 신호를 막기 위해 B측 입출력 버스를 쓰리 스테이트(three state) 상태로 설정함으로서, 메모리 뱅크(14)에 신호 변화가 발생하지 않도록 하며, 단말 장치에 접속되어 사용시(입출력 버스 접속, Q 신호 액티브, 전원 공급 상태)에는 외부 신호가 메모리 뱅크(14)에 도달하도록 버퍼(2)를 제어한다. 일예로, 모토롤라사의 “MC54/74F125”나 “MC54/74126”을 사용하여 구성할 수 있다.
파워 버퍼(6)는 외부 전원 공급의 유무, 전압 강하 상태 감시의 기능을 갖고 감시된 상태를 버퍼 컨트롤(4)에 전달하여 전원 제어 신호로 사용되게 하고, 파워 공급 컨트롤(8)에 전달하여 전원 제어 신호로 사용되게 한다. 일예로, 모토롤라사의 “MC54/74F125”나 “MC54/74126”을 사용하여 구성할 수 있다.
파워 공급 컨트롤(8)은 외부 전원과 밧데리 내부 전원(12) 선택 기능을 갖고 선택 결과를 버퍼 컨트롤(4)에 통보한다.
신호 상태 감지부(10)는 신호가 액티브 상태로 입력될 경우 Vcc를 외부 전원 공급에서 밧데리 내부 전원(12)으로 전환하며, 전원 단락 상태를 차단하는 회로가 내장된다. 또한, 신호 상태 감지부(10)는 본체로부터 분리 명령을 받거나 물리적으로 분리되는 순간을 감지하는 기능을 갖는다. 순간적인 접점 이탈을 감지하는 센서로 구성할 수 있다.
기억 카드를 탈착할때와 평상시의 경우에 본 발명에서 제안하는 방식의 작동은 다음과 같다.
Vcc는 밧데리 내부 전원(12)에 공급하고, 전원이 공급되기 전 버퍼는 A측 버스를 디스에이블(disable) 상태로 만들고, B측 버스를 쓰리 스테이트(three state)로 설정시킨다. 외부 전원이 공급되기 전에는 메모리 뱅크(14)내의 데이타를 보관하기 위한 전원이 파워 공급 컨트롤(8)로부터 Vcc를 통하여 계속 공급되도록 한다.
접속 과정 상태를 설명하면 다음과 같다.
전원이 본체에 접속될 때에는 우선 파워 버퍼(6)가 구동되어 공급 전원을 파워 공급 컨트롤(8)로 제어할 수 있도록 한다. 이 경우에는 버퍼 컨트롤(4), 버퍼(2), 메모리 뱅크(14)에는 전원의 변화와 제어가 되지 않은 상태이다. 파워 공급 컨트롤(8)이 제어 상태로 들어가며, 전원을 제어할 수 있는 상태로 된다. 또한, 신호 상태 감지부(10)의 출력 신호 상태가 액티브 상태로 된다. 버퍼 컨트롤(4)은 신호를 액티브 상태로 설정한다. 버퍼(2)는 B측의 신호를 쓰리 스테이트(three state)에서 해체하여 A/B 신호선이 접속되도록 한다.
기억 카드의 분리 과정을 설명하면 다음과 같다.
본체로부터 Q 신호선을 통하여 분리 명령을 받거나 물리적인 분리 상태 신호가 개방될 경우(타 단자에 비해 최우선 분리됨)일때 분리 과정으로 인지하여 신호 상태 감지부(10)의 분리 신호가 액티브 상태로 되면, 버퍼 컨트롤(4)은 버퍼(2)를 쓰레 스테이트로 설정시킨다. 파워 공급 컨트롤(8)은 내부 전원(12)을 밧데리에서 공급되도록 절체한다.
파워 버퍼(6)는 전원이 분리된 것을 감지하여 파워 공급 컨트롤(8)에 전달한다. 파워 공급 컨트롤(8)은 내부 전원(12)이 절체되었음을 버퍼 컨트롤(4)에 통보한다. 버퍼 컨트롤(4)은 이 신호에 의하여 버퍼 컨트롤(4) 출력이 래치(latch)되도록 한다. 그 다음 평상시 상태로 된다.
장치 접속시 전원 차단 상태를 설명하면 다음과 같다.
장치 운용자가 Q 신호에 디스에이블(disable) 신호를 보내지 않고 신호 상태 감지부(10)에 접속된 분리센서 단자가 작동하지 않은 상태에서 전원을 끈다. 외부 전원이 일정 시간 동안 점차적으로 전원(voltage)레벨이 낮아지는 것을 파워 버퍼(6)가 감지하여(저전압 상태도 포함) 파워 공급 컨트롤(8)에 전달한다. 파워 버퍼(6)는 버퍼 컨트롤(4)에 저전압 상태임을 전달하고, 버퍼 컨트롤(4)은 버퍼(2)를 쓰리 스테이트 상태로 되도록 설정한다. 파워 공급 컨트롤(8)은 외부 전원을 밧데리 내부 전원(12)으로 전환시켜 평상시 상태로 되돌아간다.
이상에서 언급한 바와 같이 본 발명은 휴대용 단말 장치의 보조 기억 장치인 메모리 카드(memory card)를 탈착할때 또는 장착후 전원을 차단할때 발생할 수 있는 기억 카드내의 데이타 손상을 방지할 수 있는 우수한 효과가 있다.

Claims (1)

  1. 탈착식 기억 카드의 데이타 보호 장치에 있어서, 외부로부터 입출력 데이타 버스와 컨트롤 버스의 신호를 입력받고, 메모리(14)측을 쓰리 스테이트(three state) 상태로 설정하며, 상기 메모리(14)에 신호를 전달하는 버퍼링 수단(2) ; 기억 카드 분리시 본체측으로부터 입력되는 신호를 차단하여 외부 입출력단자 개방 상태에서 발생하는 장애 신호를 막아 상기 메모리(14)에 신호 변화가 발생되지 않도록 상기 버퍼링 수단(2)을 제어하며, 상기 본체에 접속되어 사용시 외부 신호가 상기 메모리(14)에 도달하도록 상기 버퍼링 수단(2)을 제어하는 버퍼 제어 수단(4) ; 외부 전원 공급의 유무, 전압 강하 상태를 감시하며, 감시된 상태를 상기 버퍼 제어 수단(4)에 전달하여 전원을 제어하여 상기 버퍼 제어 수단(4)에서 상기 버퍼링 수단(2)의 제어 신호로 사용되도록 하는 파워 버퍼링 수단(6) ; 상기 파워 버퍼링 수단(6)의 신호를 전달받아 외부 전원과 내부 전원중 어느 하나를 선택하도록 하며, 상기 버퍼 제어 수단(4)에 선택 결과를 통보하도록 하는 파워 공급 제어 수단(8) ; 상기 버퍼 제어 수단(4)과 파워 공급 제어 수단(8)에 신호를 보내 외부 전원에서 내부 전원(12)으로 전환하고, 전원 단락 상태를 차단하며, 상기 본체로부터 분리 명령을 받거나 분리되는 것을 감지하도록 하는 신호 상태 감지 수단(10)을 구비하는 것을 특징으로 하는 탈착식 기억 카드의 데이타 보호 장치.
KR1019930030908A 1993-12-29 1993-12-29 탈착식 기억 카드의 데이타 보호 장치 KR960003592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930030908A KR960003592B1 (ko) 1993-12-29 1993-12-29 탈착식 기억 카드의 데이타 보호 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030908A KR960003592B1 (ko) 1993-12-29 1993-12-29 탈착식 기억 카드의 데이타 보호 장치

Publications (2)

Publication Number Publication Date
KR950020701A KR950020701A (ko) 1995-07-24
KR960003592B1 true KR960003592B1 (ko) 1996-03-20

Family

ID=19373897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030908A KR960003592B1 (ko) 1993-12-29 1993-12-29 탈착식 기억 카드의 데이타 보호 장치

Country Status (1)

Country Link
KR (1) KR960003592B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000009441A (ko) * 1998-07-24 2000-02-15 구자홍 외부 메모리 카드 착탈에 따른 오동작 방지 장치

Also Published As

Publication number Publication date
KR950020701A (ko) 1995-07-24

Similar Documents

Publication Publication Date Title
US4823323A (en) Electronic apparatus with replaceable power source
US4337524A (en) Backup power circuit for biasing bit lines of a static semiconductor memory
KR960003592B1 (ko) 탈착식 기억 카드의 데이타 보호 장치
EP0661802B1 (en) Operational amplifier protection circuit using, either in working conditions or at start-up, identical circuit elements for detecting permanent output abnormal conditions
JP2000298782A (ja) プラント監視装置
KR0150022B1 (ko) 탈착식 기억카드의 데이타 보호장치
EP0063611B1 (en) Electric power source for a control unit
JPH04271421A (ja) ロックアウト防止回路
JPH04352259A (ja) 外部電源端子を備える小型電子機器のメモリ保護装置
JP2914044B2 (ja) バッテリバックアップ方式
JP2836336B2 (ja) 電源断制御方式
JP2633642B2 (ja) 電源制御装置
JPS61141059A (ja) 端末装置
JPS58146099A (ja) メモリ保護装置
JP2000075968A (ja) 小型電子機器
GB2252186A (en) Input and input/output buffer circuits for a portable semiconductor storage device
JPS58181132A (ja) インタフエ−ス回路
JP2882141B2 (ja) 過電流検出回路付装置
JPH08182223A (ja) 無停電電源装置
JPH029402Y2 (ko)
JPS5813640Y2 (ja) 多重化装置の切替装置
JPH01113837A (ja) データ処理装置
JPH0239311A (ja) 電源制御方式
JPH05197452A (ja) 電源供給方式
JPH09179668A (ja) 回線接続された計算機システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee