JPH01113837A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01113837A JPH01113837A JP62272068A JP27206887A JPH01113837A JP H01113837 A JPH01113837 A JP H01113837A JP 62272068 A JP62272068 A JP 62272068A JP 27206887 A JP27206887 A JP 27206887A JP H01113837 A JPH01113837 A JP H01113837A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- power supply
- option
- basic
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims abstract description 24
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
データ処理装置の信頼性向上に関し、
オプション部の電源異常、機能異常等による装置の動作
不能又はシステムダウンを防止するデータ処理装置を提
供することを目的とし、基本機能を遂行する基本部と処
理内容により必要に応じて追加されるオプション部とか
ら構成され、該基本部及び各オプション部が同一の電源
部から別々に供給される電源によって作動する装置であ
って、前記各オプション部の電源異常を含む異常を検出
する検出手段と、前記オプション部毎に電源、及び前記
基本部との間の信号を切断する切断手段とを設け、該検
出手段の検出に基いて、オプション部を前記基本部から
切り離すように構成する。
不能又はシステムダウンを防止するデータ処理装置を提
供することを目的とし、基本機能を遂行する基本部と処
理内容により必要に応じて追加されるオプション部とか
ら構成され、該基本部及び各オプション部が同一の電源
部から別々に供給される電源によって作動する装置であ
って、前記各オプション部の電源異常を含む異常を検出
する検出手段と、前記オプション部毎に電源、及び前記
基本部との間の信号を切断する切断手段とを設け、該検
出手段の検出に基いて、オプション部を前記基本部から
切り離すように構成する。
本発明は、データ処理装置の信頼性向上に関する。
近年、端末装置等の各種データ処理装置において、応用
範囲の拡張を図る目的で、益々、多種多様なオプション
が装備され、その時点での処理内容等に従って動的に選
択され、システムに組込まれて使用される傾向にある。
範囲の拡張を図る目的で、益々、多種多様なオプション
が装備され、その時点での処理内容等に従って動的に選
択され、システムに組込まれて使用される傾向にある。
これらオプションにおける電源短絡に伴う装置電源破壊
、メモリ異常によるインタフェースの擾乱等に伴うシス
テムダウンによって、システムの信頼性が低下すること
のないデータ処理装置が望まれている。
、メモリ異常によるインタフェースの擾乱等に伴うシス
テムダウンによって、システムの信頼性が低下すること
のないデータ処理装置が望まれている。
第4図は従来例を示すブロック図である。全図を通じて
同一符号は同一対象物を示す。
同一符号は同一対象物を示す。
第4図は従来のファクシミリ装置(以下FAXという)
を示し、FAX基本部1aは、マイクロプロセッサ(以
下MPUという)10、回線経由で画像データ等を送受
信する送受信部11、送信する画像を読取る読取部12
、受信した画像データを記録する記録部13、送受信デ
ータ等を記憶する図示省略するランダムアクセスメモリ
(RAM) 、及びFAX機能を遂行するプログラム
が格納された図示省略する読出し専用メモリ (ROM
)等を共通バスインタフェース(以下共通バスという)
を介して接続することによって構成されている。更に、
例えばFAXをコンピュータへのイメージデータ入出力
端末として使用するイメージ処理システムでは、コンピ
ュータ接続用の公知のインタフェースR3−232C,
CP−IB等のオプション部2aが共通バスを介して基
本部に接続される。この時オプション部2aは、装置の
全回路部に共通に電 ”源バス及び共通バスが配線され
た挿入位置に挿入して基本部に接続される。
を示し、FAX基本部1aは、マイクロプロセッサ(以
下MPUという)10、回線経由で画像データ等を送受
信する送受信部11、送信する画像を読取る読取部12
、受信した画像データを記録する記録部13、送受信デ
ータ等を記憶する図示省略するランダムアクセスメモリ
(RAM) 、及びFAX機能を遂行するプログラム
が格納された図示省略する読出し専用メモリ (ROM
)等を共通バスインタフェース(以下共通バスという)
を介して接続することによって構成されている。更に、
例えばFAXをコンピュータへのイメージデータ入出力
端末として使用するイメージ処理システムでは、コンピ
ュータ接続用の公知のインタフェースR3−232C,
CP−IB等のオプション部2aが共通バスを介して基
本部に接続される。この時オプション部2aは、装置の
全回路部に共通に電 ”源バス及び共通バスが配線され
た挿入位置に挿入して基本部に接続される。
上記のように従来方法によると、オプション部2aは、
装置の全回路部に共通の電源バス及び共通バスによって
基本部に接続されているので、オプション部2aに電源
短絡等の電源異常や記憶部の続出エラー等の機能異常が
発生した時、装置及び電源部の破壊、不要信号送出によ
る共通バスの擾乱等、1つのオプション部2aの異常が
装置全体を機能不能に陥れる可能性があり、システムの
信頼性に及ぼす影響が甚大であるという問題点がある。
装置の全回路部に共通の電源バス及び共通バスによって
基本部に接続されているので、オプション部2aに電源
短絡等の電源異常や記憶部の続出エラー等の機能異常が
発生した時、装置及び電源部の破壊、不要信号送出によ
る共通バスの擾乱等、1つのオプション部2aの異常が
装置全体を機能不能に陥れる可能性があり、システムの
信頼性に及ぼす影響が甚大であるという問題点がある。
本発明は、オプション部2aの電源異常、機能異常等に
よる装置の動作不能又はシステムダウンを防止するデー
タ処理装置を提供することを目的とする。
よる装置の動作不能又はシステムダウンを防止するデー
タ処理装置を提供することを目的とする。
第1図は本発明の原理ブロック図を示す。
図において、
■は基本機能を遂行する基本部、
2は処理内容により必要に応じて追加されるオプション
部、 3は基本部1及び各オプション部2に別々に電源を供給
する電源部、 4は各オプション部2の電源異常を含む異常を検出する
検出手段、 5はオプション部2毎に電源、及び基本部1との間の信
号を切断する切断手段である。
部、 3は基本部1及び各オプション部2に別々に電源を供給
する電源部、 4は各オプション部2の電源異常を含む異常を検出する
検出手段、 5はオプション部2毎に電源、及び基本部1との間の信
号を切断する切断手段である。
従って、検出手段4の検出に基いて、オプション部2を
基本部1から切り離すように構成されている。
基本部1から切り離すように構成されている。
本発明によれば、検出手段4は各オプション部2の異常
を検出し、切断手段5は検出手段4の検出に基いて、異
常なオプション部2を基本部1から切り離すので、オプ
ション部2の異常が基本部1に影響を及ぼすのを防止す
ることができる。
を検出し、切断手段5は検出手段4の検出に基いて、異
常なオプション部2を基本部1から切り離すので、オプ
ション部2の異常が基本部1に影響を及ぼすのを防止す
ることができる。
以下、本発明の実施例を第2図及び第3図を参照して説
明する。企図を通じて同一符号は同一対象物を示す。第
2図で第1図に対応するものは一点鎖線で囲んである。
明する。企図を通じて同一符号は同一対象物を示す。第
2図で第1図に対応するものは一点鎖線で囲んである。
第2図において、
ドライバD及びレシーバRは、共通バスに接続され、オ
プション部2bが指令、データ等の送受を行う回路であ
って、トライステート形のパスドライバは動作電源が切
断されると出力が高インピーダンスを呈することによっ
て共通バスからオプション部2bを切り離すように構成
されている。
プション部2bが指令、データ等の送受を行う回路であ
って、トライステート形のパスドライバは動作電源が切
断されると出力が高インピーダンスを呈することによっ
て共通バスからオプション部2bを切り離すように構成
されている。
過電流保護回路4bは、過電流を検出して出力電圧を低
下、又は電源供給回路を遮断すると共に、過電流検出信
号を出力する。
下、又は電源供給回路を遮断すると共に、過電流検出信
号を出力する。
副スィッチ5bは、構成制御レジスタ5Cの各ビットの
オン/オフにより導通/遮断して、対応するオプション
部2bへ電源を供給〆切断する。
オン/オフにより導通/遮断して、対応するオプション
部2bへ電源を供給〆切断する。
構成制御部5dは、構成制御レジスタ5Cのビット番号
を内蔵のカウンタの値p (=0、l、2・・・)で指
定して所要のビットをオン/オフし、対応する副スィッ
チ5bを導通/遮断して電源を供給/切断することによ
り、各オプション部2bをシステムに組込み又は除外の
構成制御を行う。
を内蔵のカウンタの値p (=0、l、2・・・)で指
定して所要のビットをオン/オフし、対応する副スィッ
チ5bを導通/遮断して電源を供給/切断することによ
り、各オプション部2bをシステムに組込み又は除外の
構成制御を行う。
状態レジスタ4cは、過電流保護回路4bにより過電流
が検出された時、所定ビットをセットすると共に、MP
Ul0へ割込みを起こすことによって構成制御部5dを
起動する。構成制御部5dによって読取られると内容は
リセットされる。
が検出された時、所定ビットをセットすると共に、MP
Ul0へ割込みを起こすことによって構成制御部5dを
起動する。構成制御部5dによって読取られると内容は
リセットされる。
第3図のフローチャートによって本発明の詳細な説明す
る。(オプション部2bの識別番号をOll・・・nと
する) ■主スイッチSWにより電源を投入する。
る。(オプション部2bの識別番号をOll・・・nと
する) ■主スイッチSWにより電源を投入する。
■構成制御レジスタ5C及び構成制御部5d内藏のカウ
ンタは電源投入により初期リセットされる。
ンタは電源投入により初期リセットされる。
■構成制御レジスタ5Cのビットpを1にセットして、
対応する副スィッチ5bをオン(導通)することにより
p番目のオプション部2bに電源を供給する。
対応する副スィッチ5bをオン(導通)することにより
p番目のオプション部2bに電源を供給する。
■過電流が検出された時、過電流保護回路4bは出力電
圧を低下して負荷を過電流保護すると共に、過電流検出
信号を出力する。
圧を低下して負荷を過電流保護すると共に、過電流検出
信号を出力する。
■過電流検出信号により状態レジスタ4Cの所定ビット
がセットされ、割込みが発生して構成制御部5dが起動
される。
がセットされ、割込みが発生して構成制御部5dが起動
される。
■構成制御部5dは、構成制御レジスタ5Cのビットp
をリセットして対応する副スィッチ5bをオフ(遮断)
することによってp番目のオプション部2bへの電源を
切断する。
をリセットして対応する副スィッチ5bをオフ(遮断)
することによってp番目のオプション部2bへの電源を
切断する。
■電源が切断することによってドライバDの出力は高イ
ンピーダンスとなり、p番目のオプション部2bは実質
的に共通バスから切り離される。
ンピーダンスとなり、p番目のオプション部2bは実質
的に共通バスから切り離される。
■p番目のオプション部2bへの電源を切断した後、過
電流保護回路4bは復旧される。
電流保護回路4bは復旧される。
■全部のオプション部2bについて■〜■の処理が未了
(pf−n)の場合は、カウンタの内容をp+1として
■に進んで次のオプション部2bの処理を行う。
(pf−n)の場合は、カウンタの内容をp+1として
■に進んで次のオプション部2bの処理を行う。
[相]全部のオプション部2bについて■〜■の処理が
完了(p=n)L、た場合は、異常なオプション部2b
を除外したシステム構成で処理を行う。
完了(p=n)L、た場合は、異常なオプション部2b
を除外したシステム構成で処理を行う。
従って、基本部1bへの電源投入に続いて順次、オプシ
ョン部2bに電源を投入する過程で電源短絡等の電源異
常を検査し、異常なオプション部2bを電源切断し、共
通バスから切り離すことによってシステムから外すよう
に構成されている。
ョン部2bに電源を投入する過程で電源短絡等の電源異
常を検査し、異常なオプション部2bを電源切断し、共
通バスから切り離すことによってシステムから外すよう
に構成されている。
本実施例においては、電源投入時に電源異常を検出して
異常なオプション部2bをシステムから切り離す例を説
明したが、電源投入時、運用時に拘わらず、オプション
部2bのメモリのり−ド/ライト検査等、他の検査を行
うことにより、異・常なオプション部2bをシステムか
ら切り離すことも可能である。
異常なオプション部2bをシステムから切り離す例を説
明したが、電源投入時、運用時に拘わらず、オプション
部2bのメモリのり−ド/ライト検査等、他の検査を行
うことにより、異・常なオプション部2bをシステムか
ら切り離すことも可能である。
以上説明したように本発明によれば、電源異常等、オプ
ション部2bの機能異常を検査し、異常オプション部を
電源及び共通バスから切離すことにより、一部のオプシ
ョン部の異常がシステムダウンを来すのを防止すること
ができるという効果がある。
ション部2bの機能異常を検査し、異常オプション部を
電源及び共通バスから切離すことにより、一部のオプシ
ョン部の異常がシステムダウンを来すのを防止すること
ができるという効果がある。
第1図は本発明の原理ブロック図、
第2図は本発明の実施例を示すブロック図、第3図は本
発明の実施例のフローチャート、第4図は従来例を示す
ブロック図である。 図において、 1.1a、1bは基本部、 2.2a、2bはオプション部、 3.3aは電源部、 4は検出手段、 4bは過電流保護回路、 4Cは状態レジスタ、5は切
断手段、 5bは副スィッチ、 5Cは構成制御レジスタ、5
dは構成制御部、 10はMPU、 11は送受信部、12は読取
部、 13は記録部、Dはドライバ、
Rはレシーバ、SWは主スィッチ を示す。 本発明の原理ブ石ックド 竿 1 区
発明の実施例のフローチャート、第4図は従来例を示す
ブロック図である。 図において、 1.1a、1bは基本部、 2.2a、2bはオプション部、 3.3aは電源部、 4は検出手段、 4bは過電流保護回路、 4Cは状態レジスタ、5は切
断手段、 5bは副スィッチ、 5Cは構成制御レジスタ、5
dは構成制御部、 10はMPU、 11は送受信部、12は読取
部、 13は記録部、Dはドライバ、
Rはレシーバ、SWは主スィッチ を示す。 本発明の原理ブ石ックド 竿 1 区
Claims (1)
- 【特許請求の範囲】 基本機能を遂行する基本部(1)と処理内容により必要
に応じて追加されるオプション部(2)とから構成され
、該基本部(1)及び各オプション部(2)が同一の電
源部(3)から別々に供給される電源によって作動する
装置であって、前記各オプション部(2)の電源異常を
含む異常を検出する検出手段(4)と、 前記オプション部(2)毎に電源、及び前記基本部(1
)との間の信号を切断する切断手段(5)とを設け、 該検出手段(4)の検出に基いて、オプション部(2)
を前記基本部(1)から切り離すことを特徴とするデー
タ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62272068A JPH01113837A (ja) | 1987-10-28 | 1987-10-28 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62272068A JPH01113837A (ja) | 1987-10-28 | 1987-10-28 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01113837A true JPH01113837A (ja) | 1989-05-02 |
Family
ID=17508649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62272068A Pending JPH01113837A (ja) | 1987-10-28 | 1987-10-28 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01113837A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04153810A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | 異常処理方式 |
US6536695B2 (en) | 1999-12-20 | 2003-03-25 | Funai Electric Co., Ltd. | Magnetic tape apparatus |
-
1987
- 1987-10-28 JP JP62272068A patent/JPH01113837A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04153810A (ja) * | 1990-10-18 | 1992-05-27 | Fujitsu Ltd | 異常処理方式 |
US6536695B2 (en) | 1999-12-20 | 2003-03-25 | Funai Electric Co., Ltd. | Magnetic tape apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6625761B1 (en) | Fault tolerant USB method and apparatus | |
WO2006000924A1 (en) | Self-powered usb device with usb power line reset and related usb host and usb system | |
EP4206697A1 (en) | Self-locking and detection circuit and apparatus, and control method | |
JP2728066B2 (ja) | ユニット切替装置 | |
JPH01113837A (ja) | データ処理装置 | |
JPH10105422A (ja) | 保護装置の制御回路 | |
JP2506335B2 (ja) | 共通バス構造を持つデ−タ処理装置 | |
JP2003242048A (ja) | バスシステム | |
JP3298989B2 (ja) | 障害検出・自動組込み装置 | |
JP2743756B2 (ja) | 半導体ディスク装置 | |
JPH08116579A (ja) | データ通信装置 | |
JPS58155433A (ja) | 個別入出力ユニツトの接続方式 | |
JP3107104B2 (ja) | 待機冗長方式 | |
JP2007026038A (ja) | パス監視システム,パス監視方法,およびパス監視プログラム | |
JPS59201126A (ja) | 共通バス制御方式 | |
JP2706027B2 (ja) | プログラマブルコントローラ | |
JPS61134846A (ja) | 電子計算機システム | |
JPS5825286B2 (ja) | 入出力装置 | |
US20060056101A1 (en) | Controller for a disk, disk enclosure device, disk array apparatus, method for detecting a fault of disk enclosure device, and signal-bearing medium | |
JPH07302208A (ja) | 保護継電装置 | |
KR100305872B1 (ko) | 상대상태정보를이용한이중화장치 | |
JPH033043A (ja) | 半導体装置 | |
JPH06103177A (ja) | 受信処理方法および装置ならびにバス監視方法 | |
JPH04116783A (ja) | Icカードの電源回路装置及びicカード | |
JPS61236241A (ja) | 情報伝送装置の縮退運用方式 |