KR0150022B1 - 탈착식 기억카드의 데이타 보호장치 - Google Patents
탈착식 기억카드의 데이타 보호장치Info
- Publication number
- KR0150022B1 KR0150022B1 KR1019940033895A KR19940033895A KR0150022B1 KR 0150022 B1 KR0150022 B1 KR 0150022B1 KR 1019940033895 A KR1019940033895 A KR 1019940033895A KR 19940033895 A KR19940033895 A KR 19940033895A KR 0150022 B1 KR0150022 B1 KR 0150022B1
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- signal
- memory card
- state
- controller
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Storage Device Security (AREA)
- Power Sources (AREA)
Abstract
본 발명은 휴대용 단말장치의 보조기억 장치인 메모리 카드를 탈착할 때 또는 장착 후 전원을 차단할 때 또는 접촉불량에 기인하여 발생할 수 있는 기억카드 내의 데이타 손상을 방지하기 위한 탈착식 기억카드의 데이타 보호장치에 관한 것이며, 기억카드가 본체와의 물리적, 전기적 접촉이 불량할 경우에는 신호상태감지부의 출력이 불안정한 임펄스 신호가 일정시간동안 유지되는지를 감시하여 그 결과를 버퍼컨트롤러에 제공하는 워치 도그 타이머를 포함하여 구성된다.
이러한 구성에 의해, 특히 접점 불량으로 기인하여 발생하는 기억장치의 데이타 손상을 방지할 수 있다.
Description
제1도는 종래의 메모리 소자를 이용한 데이타 읽기/쓰기 회로 구성도,
제2도는 본 발명에 의한 기억카드의 데이타 보호 장치를 나타내는 블럭 구성도.
* 도면의 주요부분에 대한 부호의 설명
2 : 버퍼 4 : 파워 컨트롤러
6 : 파워버퍼 8 : 파워공급 컨트롤러
10 : 신호상태 감지부 12 : 내부 전원
14 : 메모리 뱅크 16 : 타이머
본 발명은 휴대용 단말장치(PC류, 이동 데이타 단말기 등)의 보조기억 장치인 메모리 카드(memory card, 이하 기억카드라 칭함)를 탈착할 때 도는 장착 후 전원을 차단할 때 또는 접점불량으로 인하여 발생할 수 있는 기억카드 내의 데이타 손상을 방지하기 위한 탈착식 기억카드의 데이타 보호장치에 관한 것이다.
종래에는 단말장치의 기억장치는 기계적인 구조의 HDD와 FDD가 사용되므로 장치의 소형, 경량화에 어려움이 있다.
또한 디스크 드라이버의 동작시 모터의 동작으로 인한 소모전력의 과다로 이용시간이 적어지며, 소음을 야기시키는 결점이 있다.
종래 기술의 문제점을 해결하기 위하여 일반적으로 반도체 메모리를 이용한 기억카드를 보조기억 장치로 사용한다.
반도체 메모리(예를 들면, ROM, RAM)에서는 제 1도와 같이 어드레스 버스(Address BUS), 데이타 버스(Data BUS)에 트라이-스테이트(tri-state)버퍼를 사용한다.
그러나, 컨트롤 버스(Control BUS)가 개방되면 신호변화로 인하여 기록된 데이타가 변경될 수도 있는 문제점이 있다.
즉, 기억카드를 본체에 탈착할 때, 컨트롤 버스(CS, WE)가 플로팅(Floating)상태가 되고 이에 따라 어드레스 버스(Address BUS), 데이타 버스(Data BUS)가 불안정하게 되어 기억카드내의 메모리 저장상태에 변환을 주게 되어 있어 기록되어 있던 데이타가 변경될 수 잇는 문제점이 있었다.
또한, 동츨원인에 의해 특허출원된 발명(탈착식 기억카드의 데이타 보호장치 ; 특허출원 93-30908 호)에 있어서는 탈착식 기억카드가 본체와의 물리적, 전기적, 접촉이 불량한 경우에는 신호상태감지부의 출력이 버퍼제어기에 불안정한 신호로 인가되어 버퍼제어기가 오동작을 일으킬 수 있어 기억카드내의 데이타손상을 초래할 수 있는 결점이 있었다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 안출된것으로서, 휴대용 단말장치(PC류, 이동 데이타 단말기 등)의 보조기억장치인 메모리 카드(memory card, 이하 기억카드라 칭함)를 탈착할때 또는 장착 후 전원을 차단할 때 발생할 수 있는 기억카드내의 데이타 손상을 방지하기 위한 탈착식 기억카드의 데이타 보호장치를 제공함에 그 목적을 두고 있다.
본 발명의 다른 목적은 기억카드가 본체와의 물리적, 전기적 접촉이 불량한 경우 접점불량으로 인한 기억카드내의 데이타손상을 방지할 수 있는 탈착식 기억카드의 데이타 보호장치를 제공하는데 있다.
본 발명은 상기 목적을 달성하기 위하여, 입출력 데이타 버스와 컨트롤 버스의 신호를 입력받으며, B측을 트라이-스테이트(tri-state)로 설정하여, 메모리에 신호를 전달하는 버퍼 ; 메모리 카드 분리시 A측으로부터 입력되는 신호를 차단하여 외부 입출력단자 개방상태에서 발생하는 장해신호를 막기 위해 메모리에 신호변화가 발생되지 않도록 상기 버퍼를 제어하며, 상기 본체에 접속되어 사용시 외부 신호가 메모리에 도달하도록 상기 버퍼를 제어하는 버퍼 컨트롤러; 외부 전원 공급의 유무, 전압상태를 감시하며, 감시된 상태를 상기 버퍼컨트롤러에 전달하여 전원을 제어하여 상기 버퍼 컨트롤러에서의 상기 버퍼 제어신호로 사용되도록 하는 파워 버퍼; 상기 파워버퍼의 신호를 전달받아 외부 전원과 내부 전원을 선택하며, 상기 버퍼 컨트롤러에 선택 결과를 통보하도록 하는 파워 공급 컨트롤러; 상기 버퍼 컨트롤러와 파워 공급 컨트롤러에 신호를 보내 외부 전원에서 내부 전원으로 전환하고 전원단락 상태를 차단하며, 본체로부터 분리명령을 받거나, 분리되는 것을 감지하는 신호상태감지부; 메모리카드가 본체와의 물리적, 전기적 접촉이 불량할 경우에 상기 신호상태 감지부의 출력이 불안정한 일종의 임펼스(impulse)신호로서 불안정한 상태로 계속하여 유지되는것을 감지하여 상기 버퍼컨트롤러에 제어신호를 제공하는 워치 도그 타이머를 포함하여 구성되는 것을 특징으로 하는 탈착식 기억카드의 데이타 보호장치를 제공한다.
이하, 제2도를 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제2도는 본 발명에 의한 기억카드의 데이타 보호장치를 나타내는 블럭구성도이며, 도면에서 2는 버퍼, 4는 버퍼 컨트롤러, 6은 파워 버퍼, 8은 파워 공급 컨트롤러, 10은 신호 상태 감지부, 12는 내부 전원, 14는 메모리 뱅크를 각각 나타낸다.
본 발명을 설명함에 있어서, 트라이-스테이트(tri-state)는, 버퍼(2)의 B측 즉, 데이타 뱅크(14)측의 입출력 버스를 하이 임피던스 상태로 설정하여 실질적으로 A측과 B측이 분리되어 A측의 외부단자를 통한 데이타 뱅크(14)의 데이타 변화에 영향을 미치지 못하도록 데이타를 보호하는 상태로서 이하의 설명에서는 트라이-스테이트(tri-state)라고 표현한다.
일측(A측)이 본체와 연결되는 A측의 데이타 버스 및 콘트롤버스와 연결되고 타측(B측)이 메모리 뱅크(14)와 연결되어 데이타를 전달하는 3상태버퍼인 버퍼(2)와, 상기 버퍼를 정상적인 데이타 전달상태와 메모리뱅크(14)의 데이타를 보호하기 위하여 B측을 하이 임피던스상태인 트라이-스테트로 설정하는 제어기능을 갖는 버퍼 콘트롤러(Buffer Controller) (4), 전원상태를 감시 제어하는 파워 버퍼(Power Buffer) (6), 외부 전원과 밧데리(Battery) 내부 전원을 선택 제어하고 그 결과를 버퍼 컨트롤러(4)에 통보하는 파워 공급 컨트롤러(Power Supply Controller) (8), 착탈 상태와 분리 명령을 받을 수 있는 신호상태 감지부(10), 메모리 카드가 본체와의 물리적, 전기적 접촉이 불량할 경우에 신호상태감지부(10)의 출력이 불안정한 임펄스(impulse)신호로서 일정한 시간동안 계속하여 유지되는 것을 감시하여 상기 버퍼컨트롤러(4)에 제어신호를 제공하는 워치도그 타이머(16) 그리고 내부전원 공급로인 Vcc로 구성된다.
버퍼 컨트롤러(4)는 메모리 카드 분리시 A측으로부터 입력되는 신호를 차단하여 외부 입출력 단자 개방상태에서 발생하는 장해신호를 막기 위해 B측을 트라이 - 스테이트(tri-state) 상태를 설정함으로서 메모리 뱅크(14)에 신호 변화가 발생되지 않도록 하며, 본체와 메모리카드가 정상적인 접속상태로서 사용하는 경우(입출력 버스접속, Q 신호 액티브, 전원 공급상태)에는 외부 신호가 메모리 뱅크(14)에 도달하도록 버퍼(2)의 정상동작을 제어한다.
파워버퍼(6)는 외부전원 공급의 유무, 전압강하 상태 감지의 기능을 갖고 감시된 상태를 버퍼 컨트롤러(4)와 파워 공급 컨트롤러(8)에 전달하여 제어신호와 버퍼 컨트롤러에서의 버퍼 제어신호로 사용되게 한다.
파워 공급 컨트롤러(8)는 외부전원과 밧데리 내부전원(12) 선택기능을 갖고 선택결과를 버퍼 컨트롤러(4)에 통보한다.
신호상태감지부(10)는 신호가 분리 또는 접촉불량을 감지한 경우, Vcc 를 외부전원 공급에서 밧데리 내부전원(12)으로 전환하여, 전원단락상태를 차단하는 회로가 내장된다.
또한, 신호상태감지부(10)는 본체로부터 분리명령을 받거나, 물리적으로 분리되었을 때는 이를 감지하는 기능을 갖는다.
게다가, 워치도그 타이머(16)는 메모리카드가 본체와의 물리적, 전기적 접촉이 불량할 경우에 신호상태 감지부(10)의 출력이 불안정한 임펄스(impulse)신호로서 출력되므로, 이러한 불안정한 전압 상태가 일정한 시간동안 계속 유지되는 지를 감시하여 상기 버퍼 컨트롤러(4)에 제어신호를 제공하도록 접속되어 있다.
메모리카드를 탈착할 때와 평상시의 경우에 본 발명에서 제안하는 방식의 작동은 다음과 같다.
Vcc는 밧데리 내부전원(12)에서 공급하고 전원이 공급되기 전 버퍼는 A측 버스를 디스에이블( disable) 상태로 만들고, B 측 버스를 트라이-스테이트(tri-state)로 설정시킨다.
외부전원이 공급되기 전에는 메모리 뱅크(14)내의 데이타를 보관하기 위한 전원이 파워 공급 컨트롤러(8)부터 Vcc를 통하여 계속 공급되도록 한다.
접속과정 상태를 설명하면 다음과 같다.
전원이 본체에 접속될 때에는 우선 파워 버퍼(6)가 구동되어 공급전원을 파워 공급 컨트롤러(8)로 제어할 수 있도록 한다.
이 경우에는 버퍼 컨트롤러(4), 버퍼(2), 메모리 뱅크(14)에는 전원의 변화와 제어가 되지 않은 상태이다.
파워 공급 컨트롤러(8)가 제어상태로 들어가면, 전원을 제어할 수 있는 상태로 된다.
또한, 신호상태 감지부(10)의 출력신호 상태가 액티브 상태로 된다.
버퍼 컨트롤러(4)는 신호를 액티브 상태로 설정한다.
버퍼(2)는 B측의 신호를 트라이-스테이트(tri-state)에서 헤제하여 A/B 신호선이 접속되도록 한다.
기억카드의 분리과정을 설명하면 다음과 같다.
본체로부터 Q 신호선을 통하여 분리명령을 받거나, 물리적인 분리상태 신호가 개방될 경우(타 단자에 비해 최우선 분리됨)일 때 분리과정으로 인지하여, 신호상태 감지부(10)의 분리신호가 액티브 상태로되면 버퍼 콘트롤러(4)는 버퍼(2)를 트라이-스테이트로 설정시킨다.
파워 공급 컨트롤러(8)는 내부전원(12)을 밧데리에서 공급되도록 절체한다.
파워 버퍼(6)는 전원이 분리된 것을 감지하여 파워 공급 컨트롤러(8)에 전달한다.
파워 공급 컨트롤러(8)는 내부전원(12)이 절체되었음을 버퍼 컨트롤러(4)에 통보한다.
버퍼 컨트롤러(4)는 이 신호에 의하여 파워 컨트롤러(4)의 출력이 레치(latch)되도록 한다.
그 다음 평상시 상태로 된다.
장치 접속시 전원차단 상태를 설명하면 다음과 같다.
자치 운용자가 Q 신호에 디스에이블( disable)신호를 보내지 않고 신호상태 감지부(10)에 접속된 부리 센서 단자가 작동하지 않은 상태에서 전원을 끈다.
외부전원이 일정시간동안 점처적으로 전원(voltage) 레벨이 낮아지는 것을 파워버퍼(6)가 감지하여(저전압 상태도 포함) 파워 공급 컨트롤러(8)에 전달한다.
파워버퍼(6)는 버퍼 컨트롤러(4)에 저전압 상태임을 전달하고, 버퍼컨트롤러(4)는 버퍼를 트라이-스테이트(tri-state)로 되도록 설정한다.
파워 공급 컨트롤러(8)는 외부전원을 밧데리 내부전원(12)으로 전환시켜 평상시 상태로 되돌아 간다.
또한, 메모리카드가 본체와의 물리적, 전기적 접촉이 불량할 경우에 신호 상태 감지부(10)의 출력이 불안정한 펄스 신호로서 출력되는데, 워치 도그 타이며(16)에서는 이러한 불안정한 펄스 신호가 일정시간동안 유지되는 것을 감지하여 물리적, 전기적 접촉 불량을 감지하고, 이에 따라 그 감시 결과를 상기 버퍼 컨트롤러(4)에 제공하여, 접점불량으로 인한 기억카드내의 데이타손상 방지도 할 수 있는 것이다.
이상에서 언급한 바와 같이 본 발명은 휴대용 단말장치(PC류, 이동 데이타 단말기 등)의 보조기억 장치인 메모리 카드(memory card)를 탈착할 때 또는 장착후 전원을 차단할 때 또는 접점불량에 기인하여 발생할 수 있는 기억카드 내의 데이타 손상을 방지할 수 있는 우수한 효과가 있다.
Claims (1)
- 탈착식 메모리 카드의 데이타 보호장치에 있어서, 입출력 데이타 버스 및 컨트롤러 버스와 메모리뱅크(14)사이에서 상호간 데이타 전달수단으로 동작되고, 메모리 카드의 분리시 상기 데이타뱅크(14)의 데이타를 보호할 수 있도록 그 메모리 뱅크(14)측을 하이 임피던스 상태로 설정할 수 있도록 이루어진 버퍼; 메모리 카드 분리시 상기 입출력 데이타 버스 및 컨트롤 버스 측으로 부터 입력되는 신호를 차단하여 외부 입출력 단자 개방상태에서 발생하는 장해신호에 의해 상기 메모리 뱅크의 신호변화가 발생하지 않도록 상기버퍼(2)측을 하이임피던스 상태로 제어하며, 메모리카드가 정상적으로 외부 본체와 연결되어 사용중일때에는 외부신호가 메모리뱅크에 도달하도록 상기버퍼(2)를 동작상태로 제어하는 버퍼 컨트롤러(4); 외부전원 공급의 유무, 전압강하 상태를 감시하며, 외부전원 차단이나 전압 강하에 따라 상기 버퍼 컨트롤러(4)가 상기 버퍼(2)를 제어하도록 상기감시된 상태를 상기 버퍼 컨트롤러(4)에 전달하는 파워 버퍼(6)와; 상기 파워 버퍼(6)의 외부전원 차단 또는 전압 강하 감시신호를 전달받아 외부전원 또는 내부전원(12)를 선택하여 각부에 메모리 카드이 각부에 동작 전원 Vcc을 공급하고, 내부전원 선택시에는 상기 버퍼 컨트롤러(4)가 데이타 보호 동작으로 상기 버퍼(2)를 제어하도록 상기 버퍼 컨트롤러(4)에 선택 결과를 통보하는 파워 공급 컨트롤러(8); 본체로부터 분리명령(Q)을 받거나, 물리적으로 분리되는 것을 감시하여 외부전원에서 내부전원(12)으로 전환하도록 상기 파워 공급 컨트롤러(8)에 분리 감지신호를 보내는 신호상태 감지부(10); 메모리카드가 본체와의 물리적, 전기적 접촉이 불량하여 상기 신호상태감지부(10)의출력신호가 불안정한 임펄스신호로서 일정시간동안 유지되는 경우에 상기 버퍼컨트롤러(4)가 상기 버퍼(2)를 제어하여 데이타를 보호할 수 있도록 버퍼컨트롤러(4)에 제어신호를 출력하는 워치도그 타이머(16)를 포함하여 구성된 것을 특징으로 하는 탈착식 기억카드의 데이타 보호장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033895A KR0150022B1 (ko) | 1994-12-13 | 1994-12-13 | 탈착식 기억카드의 데이타 보호장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940033895A KR0150022B1 (ko) | 1994-12-13 | 1994-12-13 | 탈착식 기억카드의 데이타 보호장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960024938A KR960024938A (ko) | 1996-07-20 |
| KR0150022B1 true KR0150022B1 (ko) | 1998-10-15 |
Family
ID=19401176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940033895A KR0150022B1 (ko) | 1994-12-13 | 1994-12-13 | 탈착식 기억카드의 데이타 보호장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0150022B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030097485A (ko) * | 2002-06-21 | 2003-12-31 | 삼성전자주식회사 | 메모리 보호 장치 및 방법 |
-
1994
- 1994-12-13 KR KR1019940033895A patent/KR0150022B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960024938A (ko) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5204963A (en) | Method and apparatus for a backup power controller for volatile random access memory | |
| US6062480A (en) | Hot docking system and methods for detecting and managing hot docking of bus cards | |
| US20080191042A1 (en) | Arrangement Provided with a Recording Device | |
| KR960009756A (ko) | 에러 보정하기 위한 자동 턴 오프/온 장치 | |
| KR0150022B1 (ko) | 탈착식 기억카드의 데이타 보호장치 | |
| JPH10187302A (ja) | データ記憶システム及び同システムに適用する電力節約方法 | |
| KR960003592B1 (ko) | 탈착식 기억 카드의 데이타 보호 장치 | |
| JP2000298782A (ja) | プラント監視装置 | |
| KR0168529B1 (ko) | 간이 교환장치의 정전시 메모리 보존 회로 | |
| JPH0519899A (ja) | データ保護装置 | |
| JP4966610B2 (ja) | 情報処理システム、情報処理システムの緊急時電源断方法 | |
| JP2836336B2 (ja) | 電源断制御方式 | |
| JPS58146099A (ja) | メモリ保護装置 | |
| JPH01112455A (ja) | メモリカード回路 | |
| JPH05257827A (ja) | 半導体ディスク装置を有する計算機システム | |
| KR0130785Y1 (ko) | 휴대용 컴퓨터의 피씨엠씨아이에이 카드 교체시 자동 감지장치 | |
| JP2606144B2 (ja) | 二重化装置 | |
| JPH01177181A (ja) | 集積回路カード | |
| JPS63191257A (ja) | 外部記録媒体に対する信号供給回路 | |
| JPH01113837A (ja) | データ処理装置 | |
| JPH0637941A (ja) | ファクシミリ装置 | |
| JPH04195617A (ja) | 記録再生装置および情報処理装置 | |
| JPH0363782A (ja) | Ｉｃカードの保護装置 | |
| KR20000061093A (ko) | 데이터 송신장치의 전원오류시 데이터 손상방지장치 | |
| JPH05298044A (ja) | データ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110609 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |