JPS63191257A - 外部記録媒体に対する信号供給回路 - Google Patents

外部記録媒体に対する信号供給回路

Info

Publication number
JPS63191257A
JPS63191257A JP62023772A JP2377287A JPS63191257A JP S63191257 A JPS63191257 A JP S63191257A JP 62023772 A JP62023772 A JP 62023772A JP 2377287 A JP2377287 A JP 2377287A JP S63191257 A JPS63191257 A JP S63191257A
Authority
JP
Japan
Prior art keywords
card
circuit
signal
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62023772A
Other languages
English (en)
Inventor
Akira Yamauchi
暁 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP62023772A priority Critical patent/JPS63191257A/ja
Publication of JPS63191257A publication Critical patent/JPS63191257A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、外部記録媒体に対する信号供給回路に関し
、さらに詳しくは外部記録媒体の1つであるICカード
のラフチアツブが防止でき、又はう・ソチアップを検出
することができるような信号供給回路の改良に関する。
[従来の技術] ICカードリーダ・ライタ等においてICカードのラッ
チアップを防1卜するためには、ICカードへ供給する
信号電圧は、そのICカードの電源電LLより低くなけ
ればいけない。このため、ICカードに対して電力供給
のタイミング制御ができるようなICカードインタフェ
ース回路は、ICカードのラフチアツブを防11−.す
るために電源出力を信号出力より高く設定しておき、I
Cカードの電源電圧がICカードに対する信号供給出力
の°゛H”レベルより高(なった後にICカード側へク
ロック等の制御信号を供給する構成を採っている。
すなわち、従来のICCカードリーダウライタtCカー
ドインターフェイス回路では、直接ICカードの電源電
圧を検知する方法が無いために、ICカードへ電力供給
後に、ICカード電源電圧がICカードへ供給する信号
の最大電圧量」二になっていると予想できる時間がたっ
た後に、ICカードへ信号を供給している。そしてこの
供給した信号に対するICカードからの返答により、I
Cカード及びICカードの電源電圧が正常であると判断
している。
〔解決しようとする問題点] このような方式においては、 ■ICカードへの電力供給回路の不良によりICカード
に電源電圧が印加されていない場合であってもICカー
ドへ信号が供給されることになる。
その結果、これがICカードのラッチアップを誘発する
原因となっている。
■ICカードからの返答が無い場合には、ICカード自
体の不良によるものか、ICカードに電源電圧が供給さ
れていないことが原因なのかが判断ができない。
この発明は、L記従来技術が持っているICカード等の
半導体記憶素f・を有する外部記録媒体への電力供給回
路の不良による外部記録媒体のラッチアップ誘起という
欠点を解決し、信頼性に高い、外部記録媒体に対する信
号供給回路を提供することを目的とする。
[問題点を解決するための手段] このような目的を達成するための第1の発明の、外部記
録媒体に対する信号供給回路における手段は、電力供給
回路の出力電圧を基準電圧と比較する比較回路を備えて
いて、基準電圧は信号送出回路から送出される信号の最
大値以、ヒに設定され、出力電圧が基準電圧を越えたと
きに比較回路の出力に応じて信号送出回路の信号を外部
記録媒体に対して出力するものである。
さらに、第2の発明としては、L記と同様な構成におい
て、電力供給回路の出力電圧が基準電圧に辻しないとき
に比較回路の出力によりランチアップを検出するという
ものである。
[作用] 例えば、ICカードを外部記録媒体とした場合には、I
Cカードインターフェイス回路にあって、所定の電圧の
電力を供給する電力供給回路と、ICカードに制御信号
等を送出する信号送出回路と、電力供給回路からICカ
ードへ供給される電源電圧を検知する電圧比較回路とを
設けて、信号送出回路によりICカードの信号端子へ供
給する信号の最大電圧よりも電力供給回路からICカー
ド電源端子に供給する電源電圧の方が低い場合には、こ
れを比較回路で判定して信号送出回路から送出される信
ジノ゛を阻止するようにし、ICカード側の信号端子を
電気的に開放する。また、電力供給回路からICカード
の電源端子に供給する電源電圧が信号送出回路からIC
カードへ供給する信号の最大電圧よりも高い場合には、
これを比較回路により判定して信号送出回路から制御信
号等を出力するように制御し、ICカード側の信号端子
とICカードインターフェイス回路とを電気的に接続状
態としてICカードへ信号を供給する。
その結果、ICカードの電源電圧よりも高い電圧の信号
がICカードに加えられることが阻lヒでき、もってラ
フチアツブ誘起を防止することができる。
また、第2の発明にあっては、ICカードがラッチアッ
プするような状態にあるときにこれを検出でき、加えて
ICカードへの供給電圧をグランドレベルまで下げるよ
うにすれば、ICカードのラッチアップを抑止すること
ができる。
[実施°例] 以下、この売可の一実施例について図面を用いて詳細に
説明する。
第1図は、この発明を適用した一実施例のICカードリ
ーダ・ライタのICカードインターフェイス回路の説明
図であり、第2図は、そのICカードインタフェース回
路内の出力バッファ部の他の具体例の説明図、第3図は
、同様な他の一実施例の説明図である。
第1図において、10は、例えばICカードリーダφラ
イタ等のICカードに対するインタフェース回路であっ
て、電力供給回路1と、電圧比較回路2、制御信号等送
出回路3、そしてICカードインタフェース制御回路4
とを有している。電力供給回路1は、ICカードインタ
フェース制御回路4からの制御信号4aによりICカー
ド5に対する電力の供給、停止の制御をすることができ
、その出力である電源出力1aによりICカード5に電
力が供給される。
制御信号等送出回路3は、単方向の出力バッファ3aに
よりICカード5に制御信号又はデータなどの信号を供
給する回路であり、ICカードインタフェース制御回路
4からのデータ又は制御信号等の出力信号4bを制御信
号等送出回路3が受けて、その出力バッファ3aから信
号出力3bがICカード5の信号端子に供給される。な
お、出力バッファ3aは、電圧比較回路2からの制御信
号2bを受けて、これにより出力信号3bを発生するか
、これを停止又はl!11tLするかが制御されるもの
であって、いわゆるゲート動作をする。
6は、比較回路2に対する基準電圧回路であって、その
発生基準電圧は、制御信号等送出回路3からICカード
5へ供給される信号の最大電圧に等しくかそれより大き
な値に設定されている。
そこで、電力供給回路1がICカード5の電源端tに供
給している電源電圧は、制御信号等送出回路3がICカ
ード5の信号端子に供給する信号の最大電圧と電圧比較
回路2において比較され、ICカード5の電源電圧が前
記最大電圧より低い場合には、電圧比較回路2が出力を
発生し、制御信号等送出回路3の出力バッファ3aの動
作を停止させて、その信号のill力を停!l−又は阻
II:、する。
その結果、ICカード5の信号端子が電気的に開放され
ることになる。このことで、ICカード5の信号端子に
はICカード5の電源電圧より晶い電圧が印加されない
ようにする。
ここで、逆にICカード5の電源電圧がICカード5に
供給する信号の最大電圧より高くなった場合には、電圧
比較回路2の出力が停止するか、又は、前記の出力を反
転した出力により制御信シフ等送出回路5の出力バッフ
ァ3aの動作を許容して、ICカード5へ信号を供給す
る。
なお、比較回路2は、制御信号等送出回路3に制御信号
2bを送出するとともに、ICカードインタフェース制
御回路4にもこの制御信号2bを送出する。この制御信
号2bを受けたICカードインタフェース制御回路4は
、これによりICカード5に供給する電源電圧が前記最
大値を越えた状態にある否かを判定し、最大値を越えた
状態にあることをもって、ICカード5にラッチアップ
が発生したと仮定するか、乃至は発生する危険性がある
と判断してラッチアップ状態と見る。
そこで、この判定の結果、ICカード5にラッチアップ
が発生すると仮定されるか、又は発生する危険性がある
と判定されるようなときには、ラブチアツブ状態とし、
例えば、制御信号等送出回路3に対する制御(、を号等
の出力信号4bの発生を取り小めるとか、ICカード5
がラフチアツブ状態にあることを表示し、又は発音して
1報する等の処理をする。
ところで、制御信号等送出回路3の出力を阻lLする場
合の出力バッファ3aの制御については、例えば、出力
バッファ3aとしてスリーステートバッファを使用して
、比較回路2の検知の結果、ICカード5に供給する電
源電圧がICカード5へ供給する信号の最大電圧より低
く、ICカード5へ信号を送出しない場合には、出力バ
ッファ3aをスリーステートのうちのオープン状2!(
HIGHインピーダンス吠態)に設定し、もって、IC
カード5の信号入力端子側をフローティング状態とする
なお、ICカード5とデータ通信を一線式で行うような
場合には、1−記出力バッファ3aは双方向バッフγと
する必要があるので、この場合には、出力バッファ3a
に代えて第2図に見るような回路と双方向バッファ7を
用い、ICカード5の信号・端子と接続して次のような
制御を行う。
すなわち、第2図において、電圧比較回路2の検知の結
果、ICカード5に供給する電源電圧がICカード5へ
供給する信号の最大電圧より低い場合には、ICカード
インタフェース回路10は、ICカード5から信号を受
ける状態とし、受は側のバッフy42のイネーブル信号
2cを電圧比較回路2から送出して、かつ送信側のバッ
ファ41のイネーブル信号2dを停止l−するようにす
る。このことにより、ICカードの信号端子をフローテ
ィング状態として、ICカードのラッチアップ誘起を防
11:、する。なお、ICカード5の電源電圧がICカ
ード5へ供給する信号の最大電圧より晶い場合には逆の
動作となる。
第3図は、ICカード5に対する電力供給回路lにおい
て、ICカード5がラッチアップの危険性がある状態の
とき又はラッチアップが発生すると仮定されるときに、
ラッチアップ状態が発生したものとしてこれを比較回路
2で検出し、ICカード5への供給する信号電圧側をI
Cカード5のグランドレベルにまで下げる機能を追加し
た回路である。
これは、比較回路2の出力をICカードインタフェース
制御回路4に送出して、電力供給回路lの出力電圧がI
cカード5の信号端rに供給する信号の最大電圧以下で
あるか否かをICカードインタフェース制御回路4にて
判定し、比較回路2の出力が前記状態を示しているとき
には、ICカードインタフェース制御回路4から制御信
号等送出回路3に制御信号を発生してその出力バッファ
の出力をグランドレベルに落とすものである。なお、一
般にICカードのグランドレベルとICカードインタフ
ェース回路IOのグランドレベルとは同一である。
ここで逆に、制御信号等送出回路3の出力レベルをあら
かじめグランドレベルに落としておいてもよい。その場
合には、ICカードインタフェース制御回路4の判定で
、電力供給回路lの出力型rltがICカード5の信号
端子に供給する信号の最大電圧以上であるときにICカ
ードインタフェース制御回路4から制御信号等送出回路
3に制御信号・を発生してその出力バッファをグランド
レベルから切り離して動作レベルにするようする。
なお、これらの場合、ICカードインタフェース制御回
路4から制御信号等送出回路3にグランドレベルに落と
す制御信号又はその逆の信号が送出されるので、電圧比
較回路2からは制御信号等送出回路3に対し、その出力
を制御するための制御信号を発生する必要がない。
ところで、この第3図の回路にあっては、電源投入時に
は、電力供給回路1の出力電圧は、徐々にl−昇すると
になるので、ICカード5の電源端子に供給する電源電
圧は最大電圧以下となる。したがって、比較回路2の判
定はICカード5のラッチアップ状態を示すことになる
。このような不都合を取り除くために、電源投入時の一
定時間は比較回路2の出力を無効とする。これは、例え
ばICカードインタフェース制御回路4に電源電圧がS
″1.ち上がる一定時間を監視するタイマ等を設けるこ
とで可能である。
以、1−説明してきたが、第3図では、比較回路の出力
を−jl、i(::カードインタフェース制御回路に入
力して、ラッチアップを検出した後に、制御信号等送出
回路の出力バッフγをグランドレベルに落とすような構
成を採っている。しかし、これは、第1図の比較回路と
同様に制御信号等送出回路に入力した信号の一部をIC
カードインタフェース制御回路に入力してICカードイ
ンタフェース制御回路においてラッチアップ状態を判定
するようにしてもよい。
また、第1図と第3図との回路を組合せて、電力供給回
路の出力電圧が基準電圧を越えたときに比較回路の出力
に応じて信号送出回路の信号をICカードに対して出力
し、出力電圧が基準電圧に達しないときに比較回路の出
力により信号送出回路の出力側をグランドレベルにして
もよい。
ところで、実施例ではICカードを中心として説明して
いるが、この発明は、ICカードに限定されるものでは
なく、マイクロプロセッサと半導体記憶素子を備えた外
部記録媒体一般に適用できることはもちろんである。
なお、実施例におけるグランドレベルは、アクティブな
状態のLOWレベルを含むものである。
[発明の効果コ 以1−説明したように、本発明では、ICカードの電源
電圧を検知する電圧比較回路を設け、電1ト比較回路の
出力結果により、ICカードへ供給する信号を制御する
構成をとったため、ICカードの信号入力端子に、その
ICカード電源電圧より高い電圧が印加されることによ
るICカードのラッチアップを防止することができる。
また、ICカードがランチアップするような状態にある
ときにこれを検出でき、加えてICカードへの供給電圧
をグランドレベルまで下げるようにすれば、ICカード
のラッチアップを抑止することができる。
【図面の簡単な説明】
第1図は、この発明を適用した一実施例のICカードリ
ーダ・ライタのICカードインターフェイス回路の説明
図、第2図は、そのICカードインタフェース回路内の
出力バッファ部の他の具体例の説明図、第3図は、同様
な他の−・実施例の説明図である。 l・・・電力供給回路、2・・・電圧比較回路、3・・
・制御信号等送出回路、3a・・・出力バッフT14・
・・ICカードインタフェース制御回路、5・・・IC
カード、6・・・基準電圧回路、7・・・双方向バッフ
ァ、10・−I Cカードインタフェース回路。 特許出願人 [1立マクセル株式会社 代理人   弁理−ト 梶 山 信 是弁理十 山 木
 富十男 第  3  図

Claims (6)

    【特許請求の範囲】
  1. (1)半導体記憶素子を有する外部記録媒体に対して電
    力を供給する電力供給回路と、前記外部記録媒体に対し
    て制御信号等の信号を送出する信号送出回路とを有する
    信号供給回路において、前記電力供給回路の出力電圧を
    基準電圧と比較する比較回路を備え、前記基準電圧は前
    記信号送出回路から送出される信号の最大値以上に設定
    され、前記出力電圧が前記基準電圧を越えたときに前記
    比較回路の出力に応じて前記信号送出回路の信号を前記
    外部記録媒体に対して出力することを特徴とする外部記
    録媒体に対する信号供給回路。
  2. (2)外部記録媒体はICカードであることを特徴とす
    る特許請求の範囲第1項記載の外部記録媒体に対する信
    号供給回路。
  3. (3)半導体記憶素子を有する外部記録媒体に対して電
    力を供給する電力供給回路と、前記外部記録媒体に対し
    て制御信号等の信号を送出する信号送出回路とを有する
    信号供給回路において、前記電力供給回路の出力電圧を
    基準電圧と比較する比較回路を備え、前記基準電圧は前
    記信号送出回路から送出される信号の最大値以上に設定
    され、前記出力電圧が前記基準電圧に達しないときに前
    記比較回路の出力により前記外部記録媒体がラッチアッ
    プ状態にあることを検出することを特徴とする外部記録
    媒体に対する信号供給回路。
  4. (4)基準電圧は信号送出回路から送出される信号の最
    大値以上に設定され、出力電圧が前記基準電圧に達しな
    いときに比較回路の出力により前記信号送出回路の出力
    電圧をグランドレベルに落とすことを特徴とする特許請
    求の範囲第3項記載の外部記録媒体に対する信号供給回
    路。
  5. (5)基準電圧は信号送出回路から送出される信号の最
    大値以上に設定され、出力電圧が前記基準電圧に達しな
    いときに比較回路の出力により前記信号送出回路の出力
    電圧をグランドレベルに落としかつラッチアップ状態に
    あることを検出することを特徴とする特許請求の範囲第
    3項記載の外部記録媒体に対する信号供給回路。
  6. (6)外部記録媒体はICカードであることを特徴とす
    る特許請求の範囲第3項乃至第5項のうちのいずれか1
    項記載の外部記録媒体に対する信号供給回路。
JP62023772A 1987-02-04 1987-02-04 外部記録媒体に対する信号供給回路 Pending JPS63191257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62023772A JPS63191257A (ja) 1987-02-04 1987-02-04 外部記録媒体に対する信号供給回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62023772A JPS63191257A (ja) 1987-02-04 1987-02-04 外部記録媒体に対する信号供給回路

Publications (1)

Publication Number Publication Date
JPS63191257A true JPS63191257A (ja) 1988-08-08

Family

ID=12119630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62023772A Pending JPS63191257A (ja) 1987-02-04 1987-02-04 外部記録媒体に対する信号供給回路

Country Status (1)

Country Link
JP (1) JPS63191257A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135589A (ja) * 1988-11-15 1990-05-24 Omron Tateisi Electron Co Icカードシステム
EP0864962A2 (en) * 1997-03-14 1998-09-16 Fujitsu Limited Information processing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02135589A (ja) * 1988-11-15 1990-05-24 Omron Tateisi Electron Co Icカードシステム
EP0864962A2 (en) * 1997-03-14 1998-09-16 Fujitsu Limited Information processing device
EP0864962A3 (en) * 1997-03-14 2004-03-31 Fujitsu Limited Information processing device

Similar Documents

Publication Publication Date Title
US6062480A (en) Hot docking system and methods for detecting and managing hot docking of bus cards
US6727952B1 (en) Electronic device having common connector
US6292025B1 (en) Integrated circuit device including CMOS tri-state drivers suitable for powerdown
US5561384A (en) Input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section
US6094367A (en) Voltage regulating device for dynamically regulating voltage in a computer system
KR20090121405A (ko) 멀티 포트 메모리 장치의 점진적 전력 제어
US7203104B2 (en) Voltage detection circuit control device, memory control device with the same, and memory card with the same
EP0898284B1 (en) Semiconductor memory having a test circuit
US11249448B2 (en) Devices, control modules, and controllers
EP0181943A1 (en) Data-holding circuit in a memory
US5423047A (en) Methods and apparatus for using address transition detection to reduce power consumption
US7912989B2 (en) Network interface for decreasing power consumption
JPS63191257A (ja) 外部記録媒体に対する信号供給回路
US5787293A (en) Computer incorporating a power supply control system therein
JP2001043334A (ja) データ処理装置、その動作制御方法
JPH07249973A (ja) 電子機器
JP3856714B2 (ja) 電位検知回路を備えた半導体集積回路及び信号送受信システム
JPS63240615A (ja) インタ−フエイス回路
KR930018585A (ko) 균등화되는 입출력선이 있으며 블럭으로 분할된 반도체 기억장치 및 그 조작방법
JPH0561573A (ja) 情報処理装置および電源制御方法
JPH086684A (ja) アクティブターミネータ
JP2006244117A (ja) 電子回路及び携帯情報端末装置
JP2655766B2 (ja) 情報カード
KR0150022B1 (ko) 탈착식 기억카드의 데이타 보호장치
JP2734563B2 (ja) ダイレクトメモリアクセス監視回路