JPH04271421A - ロックアウト防止回路 - Google Patents

ロックアウト防止回路

Info

Publication number
JPH04271421A
JPH04271421A JP3166520A JP16652091A JPH04271421A JP H04271421 A JPH04271421 A JP H04271421A JP 3166520 A JP3166520 A JP 3166520A JP 16652091 A JP16652091 A JP 16652091A JP H04271421 A JPH04271421 A JP H04271421A
Authority
JP
Japan
Prior art keywords
voltage
circuit
keyboard
port
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3166520A
Other languages
English (en)
Other versions
JP2962372B2 (ja
Inventor
Eino A Lindfors
アイノ、アルフレッド、リンドフォース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04271421A publication Critical patent/JPH04271421A/ja
Application granted granted Critical
Publication of JP2962372B2 publication Critical patent/JP2962372B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【従来の技術およびその課題】パーソナルコンピュータ
・システムにおいては、電源の変動によりシステムのリ
セットを必要とする状況を生じることがある。また、短
時間の変動によって、システムマイクロコンピュータが
ロックアップするのを防止するために、特別な動作が要
求されることがある。
【0002】この問題は、S. D. ハスティングズ
に与えられた米国特許第4, 771, 356号中の
開示内容により例示されているような技術において認識
されている。ハスティングズの特許では、電源の障害が
交流循環の半サイクル(約0. 008秒)よりも長い
ときには、マイクロコンピュータのロックアップを防止
するために、交流電源をシステムから切り離し、交流電
源の回復とシステムのリセットを少なくとも5秒遅延さ
せる。さらにハスティングズにおいては、ロックアップ
状態はあまり頻繁に発生せず、システム使用者が手動で
電源を切り、また入れることにより排除できるが、この
方法は、無人の環境での作動が求められるシステムにと
っては可能な修正形態ではないことが認められている。 したがって、少なくとも斯かる環境では自動リセット装
置を有することが必要である。
【0003】ハスティングズの解決策では、マイクロコ
ンピュータ・システムと交流電源との間に挿入された回
路が交流ラインの状態を監視し、停電や他の障害の時間
が実際に交流循環の半周期(約0. 008秒)を超え
たときは、それを検知する。この検知により挿入回路は
、システムまでの交流送電経路内の(トライアック)ス
イッチを効果的に開状態にして、そのスイッチを少なく
とも5〜7秒開状態に保持する。これは、電源が再供給
されたときにシステムリセットを要求し、なお、かつロ
ックアップ状態の出現を阻止するには、表面上は十分な
時間である。
【0004】
【発明が解決しようとする課題】本発明は、電源に関係
したマイクロコンピュータ・システムの無人環境ではや
っかいになることがあるが、ある種の作動不能状態に関
する、ハスティングズが提示した解決策に比べ、簡単で
効率的、経済的な解決策を適用できる。ここで重要な作
動不能問題は、マイクロコンピュータ・システムがリセ
ットしても、キーボードがリセットできないときに発生
する。ここで注意すべきは、キーボードがシステム内に
ある、制御された直流低電圧(約5V)の電源から電力
を採っており、キーボードの知能はその電圧の変動に応
答し、システムがリセットするときには必ずリセットす
るようになっていることである。しかしながら、キーボ
ード回路のインピーダンスとシステムの負荷によっては
、リセットを制御するキーボード回路に現れる電圧指示
値はシステムのリセットを決定するシステム電圧指示値
とは一致しないことがある。
【0005】そのような状況では、システムがリセット
してもキーボードがリセットしないことがある。斯かる
場合には、システムがリセットしたあとリブートしてい
る間、キーボード回路はシステムにより与えられた信号
に応答できなくなる。その結果、そのシステムはそれ自
身はロックアップ状態にはないが、エラーを通知し、い
かなる有用な作動をも行なうことも出来ない停止状態と
なる。この状態をここではロックアウトと称する。
【0006】本発明の目的は、現存するシステム設備、
とくに、無人モードで少なくとも一定時間作動すること
が要求される設備において、斯かるロックアウトを排除
することにある。
【0007】
【課題を解決するための手段】上記の目的は、キーボー
ドとシステムのアウトレット内にあるキーボード用の低
電圧直流電源との間に特別なロックアウト防止回路を挿
入することによって達成される。
【0008】ハスティングズの遅延回路と対比した、本
発明のロックアウト防止回路の特徴は、本回路はキーボ
ードに直流電源電圧(すなわち、0〜5Vの間で変動す
ると予想される直流電圧)を供給するシステムの低電圧
直流用差込口から電源を採っているのに対し、ハスティ
ングズの電源遮断回路は、それ専用の電源を持っている
ことである。
【0009】本発明のロックアウト回路の別の特徴は、
システムの直流電圧用アウトレットとキーボードとの間
の経路にある低電圧リレーを制御するため、高感度演算
増幅器とトランジスタ・スイッチを採用していることで
ある。したがって、システムのアウトレットの電圧が、
システムがリセットすることを確実に要求される、所定
のレベル(直流約4. 6V)より降下すると、本発明
の演算増幅器が作動してトランジスタ・スイッチを切り
、トランジスタ・スイッチはリレー接点を開にする。
【0010】さらに、リレー接点はシステムの直流電圧
が約4. 6Vを超えるまで開状態に保持され、本発明
の演算増幅器により加えられる付加的回路遅延(ここで
は1〜2. 5秒)ののちに、トランジスタスイッチが
ONとなり、リレー接点が閉じる。この付加的遅延は、
キーボードにより引き起こされるロックアウトに関係し
た障害時間を実験的に観測した結果に基づいて選択され
る。
【0011】これらの観測結果より、後述する「電源保
持」特性を有するが、本発明のロックアウト防止回路を
備えていないシステムにおいては、キーボードに関連の
ロックアウトは停電や他の障害の時間が約0. 1〜0
. 6秒の範囲であるときのみ、発生することが示され
ている。この範囲より下では、システムもキーボードも
影響を受けず(すなわち、リセットすることなく作動し
続ける)、これより上の範囲では、両装置とも確実にリ
セットする。
【0012】したがって、ここで、本発明のリレー接点
の再閉動作を約1〜2. 5秒遅らせれば、(ハスティ
ングズのように、システムの交流電源の回復を遅らせる
ため、これよりずっと長い5〜7秒もの時間を使わなく
とも)ロックアウトを排除するには必要十分であること
がわかる。当然、遅延が短いほど、有用なシステム処理
の中断も短くて済む。さらに、一定時間有人で、その他
の時間は無人で運用されるシステムでは、遅延が長くな
ると、担当者にはシステムのオン・オフスイッチの操作
を要するシステムの故障が発生したように見えることが
ある。(システムが有用に作動するのをさらに遅らせる
ことになり得る。)本発明の特徴は、ロックアウト防止
回路によりもたらされる遅延が、キーボードにおける蓄
電された電源電圧の指示値を、確実にキーボードのリセ
ット開始電圧よりも確実に下げるのに十分であるという
ことである。このことは、本回路中のリレー接点が再び
閉状態になると、キーボード回路に、リセット開始電圧
を経て滑らかに上昇する電圧が加えられることが保証さ
れるが故に重要である。(上昇速度はキーボード回路の
インピーダンスに依存している。回路のインピーダンス
はキーボードにより異なると予想されるし、特に異なっ
たメーカーのキーボードの間で異なる)。
【0013】IBM  PS/2を含めた多くのシステ
ムでは、システムの電源は直流出力を短い「保持」期間
の間、容量的に制御された状態に保持し、それにより、
その「保持」期間よりも持続時間の短い交流電源の障害
(代表的には持続時間0. 1秒以下の障害)を「乗り
超える」ように設計されている。これによって、前述し
たキーボード関連のロックアウトの発生が完全に防げる
わけではないが、システムコンピュータを今までよりも
頻繁にリセットされないように保護すると同時に、ロッ
クアップからも保護するために役立つ。したがって、ハ
スティングズが提示した、0. 008秒程度の交流の
停電時間に対してリセット動作が設定されている装置と
は対照的に、前述の保持特性を有するシステムでは、さ
らに長時間の障害に対してのみリセットする。
【0014】このようなシステムでは、直流のアウトレ
ットからキーボードに供給される電圧は、障害がシステ
ムの電源保持時間より短時間であれば、本発明のロック
アウト防止回路により検知される開始電圧より降下する
ことはなく、したがって、本発明の回路は、システムの
電力保持時間よりも長い時間持続する交流障害に対して
のみ有効に反応する。このことは勿論、電源保持特性を
有しないシステムと同様に、システムとキーボードが頻
繁にリセットされることのないことを意味する。したが
って、本発明のロックアウト防止回路の特徴は、システ
ムからキーボードのアウトレットに送られる直流レベル
に反応する際、キーボードはシステムがリセットしない
限りリセットしないということであり、このことは、電
源保持を有するシステムにおいては、システムとキーボ
ードの両方ともに、保持時間より短い時間の交流電源障
害に対してはリセットしないことを意味する。ロックア
ウトは他の入力機器が存在するときにも発生することが
ある。たとえば、マウスである。その場合、ロックアウ
トが発生している時間の長さはキーボード関連のロック
アウトの時間よりも一般的に短い。したがって、ロック
アウト発生の可能性はそれに対応して小さくなる。しか
し、それでもキーボードとマウス等の入力機器の間で本
発明のロックアウト防止回路を共有せしめて、システム
から両機器に関連するロックアウトの発生を防止するこ
とができる。
【0015】本発明は、無人マイクロコンピュータ・シ
ステムとキーボードの既存の設備において、ロックアウ
ト問題を排除するための経済的な手段を提供する。斯か
る問題は、既存のキーボードをシステムの直流電圧の変
動により迅速に反応するように、特別に設計されたもの
と交換することによって是正することもできるが、本発
明の回路の費用はキーボードの費用よりもかなり少なく
て済む。
【0016】
【実施例】図2において、システム1とキーボード2は
、システムからキーボードへの直流電圧の送電と、情報
/論理信号の双方向交換のために、通常は直接、相互接
続される。システム側の直流電源電圧ポート3、4はそ
れぞれ導線5、6により、キーボード側の対応する無番
号の電圧ポートに接続される。導線5、6は、直流電源
電圧VS/INをキーボードに送電する。導線5の電圧
は、導線6上の共通電位と比較される。VS/INは、
たとえばシステムに装着された図示されていない電源装
置の交流適用電源から発生させる。
【0017】他の図示されていない導線により、システ
ムとキーボードとの間で、情報信号を相互方向に伝送す
る。キャパシタンス7は、キーボードの内部インピーダ
ンスの容量成分を概要的に表わしている。電圧がキャパ
シタンス7に蓄電される速度は、VS/INの降下がキ
ーボードユニットのインピーダンスの関数であるときに
減少する。さらに、リセット動作を制御するキーボード
回路に現れる電源電圧の指示値は、キャパシタンス7に
かかる実際の電源電圧から分離され、したがって、電源
電圧の指示値は、キャパシタンスと充電時のインピーダ
ンスの異なる条件下にある。
【0018】一般に、キーボードのリセット動作を決定
する電源電圧の指示値は、実際のシステムの電源電圧の
降下に即座に追従しない場合のあることを理解すべきで
ある。したがって、このために、システムはリセットす
るが、キーボードはリセットしない状況に遭遇すること
もありうる。
【0019】図2の8に示すように、VS/INはシス
テムポート3において、ポート4の共通電位に対し、約
5Vのレベルで安定するように通常制御されている。V
Tは、5V未満の開始電圧であって、この値においてシ
ステムがリセットし、さらにリブートするように作動す
る。VSが変動してもVTよりも大きければ、システム
もキーボードも影響を受けず、それらの回路は正常に作
動し続ける。VS/INがVTを通過して変動すると、
システム中の図示されていない回路とソフトウェアが作
動して、システムをリセットさせ、さらにリブートさせ
る。このとき、キーボードにおける電源電圧は、ポート
3における変動に追従すると想定され、またキーボード
ユニット中の回路が作動して、同ユニットをリセットす
ると想定される。しかしながら、キャパシタンス7のた
めに、追従は即座ではないので、キーボードにおける斯
かるリセット動作は、実際のキーボードの設計と、シス
テムの電源負荷により異なることが理解される。
【0020】図3に、キーボード作動状態のシステムへ
の依存を、交流電源障害の時間幅の関数として図示した
。図において、システムの電源は「保持特性」を持って
おり、持続時間が約0. 1秒未満の交流電源障害を乗
り超えるものと仮定する。先に説明したように、このよ
うな保持特性により、保持時間よりも短時間の交流障害
の間、システムの電源は被制御直流電圧をシステムの連
続操作を行なうために許容できるレベルに確実に保持す
ることができる。この状況においては、システムとキー
ボードはともに約0. 1秒未満持続する交流障害によ
って影響を受けることはなく、このような障害が発生し
ても正常に作動し続ける。すなわち、リセットは全く行
われず、データも全く失われない。
【0021】約0. 6秒よりも長い停電に対しては、
システムとキーボードはともに確実にリセットする。そ
のとき、システムはリブートするようになっているので
、消去可能メモリ内のデータは失われる。しかし、シス
テムはプログラムを入力して、新たな作業を開始するこ
とができる。
【0022】0. 1〜0. 6秒の範囲内ではシステ
ムは確実にリセットし、本発明のロックアウト防止回路
がなければ、キーボードは、自身が蓄電保持している直
流電圧がVTより降下するか否かにより、リセットする
か、もしくは、しないことがある。
【0023】先に説明したように、システムがリセット
するときに、キーボードがリセットできなければ、シス
テムがリブートしていてキーボードに問合わせている間
、システムは適切な応答を受け取れないようになってお
り、エラー表示を送信/表示し、システムおよびそれに
従属する付属装置の以後のいかなる有用な作動をも妨げ
る停止状態に移行する。図3に示すように、本発明で考
慮している保持状況を有する電源においては、0. 1
〜0. 6秒の間ではロックアウトの確率はゼロではな
く、この範囲外では実質的にゼロである。
【0024】先に述べたように、本発明の回路を持たな
いシステムをロックアウトエラーから回復させるには、
使用者が手動でシステムの電源スイッチを切ってまた入
れる必要がある。しかしながら、これは無人システム(
たとえば、少なくとも一定時間、担当者なしで作動させ
る回路網に接続されているシステム)では実行不可能、
または不便なことがある。
【0025】図4に示すように、本発明が提案する別案
としては、このようなシステムがロックアウト状態に陥
ることは、その目的のために特別に設計しロックアウト
防止回路20を挿入することにより、防止することがで
きる。
【0026】回路20の詳細を図1に示して説明する。 本質的に、この回路はVS/INがシステムがリセット
するであろう限界レベルVTより降下するときは、常に
システム側にあるVS/INの供給源3とキーボードと
の連続性を遮断し、ロックアウトの確率がゼロでないよ
うな、0. 6秒より長いある時間、同経路の連続性の
回復を妨げる。このことにより、キーボードに蓄電され
た電源電圧は、連続性が回復される前に確実にVTより
降下し、したがって、システムがリセットするときは、
常に、キーボード回路も確実にリセットすることが保証
される。
【0027】図1において、リレーK1中の接点21と
導線22は、システムの電源電圧ポート23とキーボー
ドユニット中の対応するポート25の間に、遮断可能な
連続性を有する1本の経路を提供する。導線26はシス
テム内の共用ポート27とキーボード内の対応する共用
ポート28との間に、連続する経路を提供する。ヒュー
ズF1は、ロックアウト防止装置20内の作動中の回路
中やキーボード内の構成部品の故障に伴う火災、その他
の危険状態を防止するための安全対策として取付けられ
ている。
【0028】システムとキーボード内の他のポート31
〜34は、マウス等のキーボードに関すると同じロック
アウト回避目的を有する付加入力機器がある場合に、そ
の付加入力機器にVSを制御送電するために使用される
【0029】36に一括して示されている5本の信号導
線は、キーボードおよび付加されたマウス、その他の入
力機器とシステムとの間で信号を伝送する役割を有する
。(2本の信号導線と1本のシードル線はキーボード用
、2本の信号導線と同じシールド線は、付加されたマウ
ス機器があれば、その機器用である。)導線36とそれ
らの端末と用途は、本議論と関連はないが、完ぺきを期
するために示されている。
【0030】リレー接点21の開閉状態はトランジスタ
Q1の導通状態で決定される。電源の状態が安定してい
れば、Q1は導通し、K1内のコイル40を介して、接
点21を閉じた位置に保つために十分な電流を供給し、
その結果、システムのポート23とキーボードのポート
25との間の連続性が確保される。ダイオードCR1は
Q1が導通を停止したときに、コイル40に逆電位が発
生するのを防止する。システム電源があるレベルまで降
下すると、Q1は導通を停止し、接点21を開にする。 Q1の導通状態は、演算増幅器41、42の状態と、関
連する抵抗器R1〜R9と、キャパシタンスC1〜C3
により決定される。増幅器41の入出力の番号5〜7は
ピン番号を示す(5、6は入力ピン番号で、7は出力ピ
ン番号である)。同様に、番号1〜4と8は、演算増幅
器42のピン番号を示す。)好ましい実施態様において
、上記の抵抗器とキャパシタの適当な値(抵抗器につい
てはKΩ、コンデンサについてはmF)は、下記の通り
である。
【0031】R1=1, R2=10,R3=100,
R4=1,R5=1. 13, R6=0. 05R7
=10, R8=24. 9, R9=100, C1
=10, C2=10,C3=0. 33 リレーK1、トランジスタQ1、ダイオードCR3およ
びアンプ41、42の適当な型式は下記の通りである。 、 K1:            +5VリレーQ1: 
           2N2222  トランジスタ
CR3:          TL431アンプ41:
      LM358 アンプ42:      LM358 システムの電源が安定しているときは、23の電源電圧
は公称+5Vに制御される。その電圧は抵抗器R6〜R
8により分割され、R6とR7,R7とR8の各接合部
に各々、+3. 5V, +2. 5Vの基準制御電圧
を与える。増幅器41と42はその帰結状態において、
Q1の導通を保持し、リレー接点21を閉じた状態に維
持するのに必要十分なレベルの導通を抵抗器R1、R2
が形成する分割器を通して与える。
【0032】最初にシステムの電源を入れた際、システ
ムの電源電圧が・・・・+5Vで安定する以前に+3.
 5Vと+2. 5Vの基準電圧が生じる。演算増幅器
41のピン7は、最初は低電位のためC1は放電した状
態になっている。23の電圧が約+4. 6Vの公称リ
セット開始レベルVTまで上昇すると、抵抗器R4とR
5により形成される分配器から、増幅器41、C3,R
9を経てピン7に送られる電圧は+3〜+3. 5Vの
範囲に上昇する(C3とR9はアンプ41にヒステリシ
スを与えるように選ばれる)。ダイオードCR2はZM
1のピン7の電圧がC1を充電するのを防ぎ、C1はR
3とC1により構成された遅延回路を通して徐々に充電
する。C1の電圧は1〜2. 5秒遅れて+2. 5V
に上昇する。 この時点で増幅器42はR1とR2を通して、トランジ
スタQ1を導通させるのに十分な電流を流し、コイル4
0を作動せしめて接点21を閉じ、+5Vの電源電圧を
キーボードに送電せしめる。
【0033】システムが作動している間に停電が発生し
、23の電圧が+4.6V(VTレベル)より降下する
と、増幅器41のピン7の電圧は、CR2と増幅器41
の出力に存在するインピーダンスを通してC1を急速に
放電せしめるに十分な程度に降下する。これにより順次
Q1の導通は終結され、接点21を開にし、システムの
電源電圧をキーボードから除去する。その後23の電圧
が+4. 6Vを超えて上昇すると、システムはリセッ
トするが、その間にC1は、前述した1〜2. 5秒の
遅れを伴って、+2. 5Vまで再充電し、その時点で
Q1は再び導通し、接点21を閉じる。
【0034】その1〜2. 5秒の遅れにより、キーボ
ードに蓄電された電圧は、少なくともキーボード回路が
リセットする4. 6Vのレベルより下まで確実に降下
する。このようにして、再び+5Vがシステムポート2
3からキーボードポート25に(1〜2. 5秒の遅れ
の後に)加えられると、キーボードの作動電圧は必ず+
4. 6Vを通過して上昇し、キーボード回路内にリセ
ット動作を生ぜしめる。
【0035】一方、停電が23の電圧を+4. 6Vよ
り降下させるのに十分に長くなければ、システムの回路
はリセットすることはなく、前述の動作も起こらないで
あろう(すなわち、接点21は開閉しない)。その結果
、キーボード回路はリセットされず、また反応もしない
【0036】したがって、次のことがわかる。(1)接
点21は、システムの電源電圧が限界レベルの+4. 
6Vを超える範囲で安定しているときには、通常閉状態
にある。  (2)図1の回路は、システムの停電の長
さが、システムをリセットせしめるに十分(すなわち、
システムの電源電圧を+4. 6Vより降下せしめるに
十分)であるときに、作動して接点21を開とし、また
キーボードに蓄電された電圧を+4. 6Vより確実に
降下せしめるために十分に長く(1〜2. 5秒)接点
を開状態に保つ。したがって、(3)接点21が再び閉
となると、キーボード回路は、リセットによってキーボ
ード回路が必ず反応する+4. 6Vのレベルを通過し
て上昇する電源電圧の供給をうける。
【0037】マウス、その他の補助入力機器がシステム
に付属しているときは、ポート32、34をその機器に
接続する。これにより、システムのVS/INが4. 
6Vより降下すれば、その機器への電源電圧の供給は少
なくとも1秒間遮断される。これにより、その機器に蓄
電された電圧を確実に+4. 6Vのレベルより降下さ
せることができ、その結果、その機器のリセット回路が
適切に調整され必要なリセット動作を確実に実施するこ
とができる。
【図面の簡単な説明】
【図1】本発明によるロックアウト防止回路の好適な一
実施例を示した回路図。
【図2】本発明が提起しているロックアウト問題の概要
説明図。
【図3】本発明が提起しているロックアウト問題の概要
説明図。
【図4】システムとキーボードに対する本発明のロック
アウト回路の配置図。
【符号の説明】
1  システム 2  キーボード 3, 4  直流電源電圧ポート 5, 6  導線 7  キャパシタンス 8  VS/IN 21  接点 22  導線 23  電源電圧ポート 25  ポート 26  導線 27, 28  共用ポート 31〜34  ポート 36  信号導線 40  コイル 41, 42  演算増幅器

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】コンピュータシステムと、そのシステムに
    外部接続され、システム中に組み込まれた電源が発生す
    る直流低電圧の形態でそのシステムから電力を得る機器
    との間に接続可能なロックアウト防止回路であって、シ
    ステムの直流電圧出力ポートと前記機器の直流電圧入力
    ポートの間の直列回路中に接続されるスイッチ手段と、
    前記直流電圧出力ポートに接続され、前記ポートに生じ
    る直流出力電圧により作動し、前記直流出力電圧が、前
    記システムが自動的にリセットされる所定の電圧レベル
    より降下するときを検知する検知回路手段と、前記直流
    電圧出力ポートに接続され、前記ポートに生じる直流出
    力電圧により作動するスイッチ制御回路手段であって、
    前記スイッチ制御回路手段はさらに前記検知回路手段と
    前記スイッチ手段に接続されて、前記システム出力ポー
    トから前記機器入力ポートに直流電圧を送る役割をもつ
    前記スイッチ手段の開閉操作を制御し、前記電源電圧が
    前記の所定の電圧レベルより高いレベルで安定している
    間、前記スイッチ制御回路手段は前記スイッチ手段を閉
    じた状態に継続保持して、前記機器に電圧を送る役割を
    果たし、また、前記スイッチ制御回路手段は、前記出力
    電圧が所定のレベルよりも降下すると、前記スイッチ手
    段を開放状態に作動せしめて、少なくとも確実に前記機
    器が自身をリセットするのに充分な時間、一時的に前記
    システム出力ポートから前記機器入力ポートへの電源電
    圧の送電を遮断する役割を果たすスイッチ制御回路手段
    とを有することを特徴とするロックアウト防止回路。
  2. 【請求項2】請求項1記載の回路において、前記機器が
    キーボードであることを特徴とする回路。
  3. 【請求項3】  請求項2記載の回路において、前記ス
    イッチが前記開放状態で作動する時間が少なくとも1秒
    であることを特徴とする回路。
  4. 【請求項4】請求項2記載の回路において、前記システ
    ムポートにおいて発生される前記直流電圧が直流で約5
    Vのレベルで安定するように設計され、前記所定のレベ
    ルが約  4. 6Vであることを特徴とする回路。
  5. 【請求項5】請求項4記載の回路において前記スイッチ
    手段が低電圧リレーであることを特徴とする回路。
  6. 【請求項6】請求項5記載の回路において、前記検知回
    路が約4Vの直流電源電圧で作動可能で、約0. 4V
    の電源電圧の変動を感知して、前記スイッチ制御回路手
    段に関連する作動を行なう演算増幅器を有することを特
    徴とする回路。
JP16652091A 1990-07-16 1991-06-11 ロックアウト防止回路 Expired - Lifetime JP2962372B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/553,926 US5119264A (en) 1990-07-16 1990-07-16 Keyboard anti-lockout circuit
US553926 1990-07-16

Publications (2)

Publication Number Publication Date
JPH04271421A true JPH04271421A (ja) 1992-09-28
JP2962372B2 JP2962372B2 (ja) 1999-10-12

Family

ID=24211351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16652091A Expired - Lifetime JP2962372B2 (ja) 1990-07-16 1991-06-11 ロックアウト防止回路

Country Status (4)

Country Link
US (1) US5119264A (ja)
EP (1) EP0467504A3 (ja)
JP (1) JP2962372B2 (ja)
BR (1) BR9102965A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001327665A (ja) * 2000-05-19 2001-11-27 Toyomaru Industry Co Ltd 遊技機
JP2008100109A (ja) * 2008-01-15 2008-05-01 Olympia:Kk 遊技機及び遊技機における電子回路のリセット方法並びにプログラム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841269A (en) * 1997-08-01 1998-11-24 Pitney Bowes Inc. Power-down circuit
DE19734421C2 (de) * 1997-08-08 1999-06-17 Siemens Ag Schaltung zur Erzeugung eines Rücksetz-Signals
EP0905736B1 (de) * 1997-09-30 2002-12-04 Siemens Aktiengesellschaft Steuerbaustein
US6510064B1 (en) 1999-03-24 2003-01-21 Dell Products L.P. Power supply restart circuit
EP2582012A1 (de) * 2011-10-13 2013-04-17 Siemens Aktiengesellschaft Verfahren zum Betreiben eines elektrischen Gerätes
EP4167414A1 (en) * 2021-10-15 2023-04-19 Open Spiral Investments, SGPS, S.A. Circuits for resetting smart meter and methods thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226522A (ja) * 1985-07-29 1987-02-04 Panafacom Ltd 停電検出・復電制御方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58221423A (ja) * 1982-06-17 1983-12-23 Nec Corp 電源回路
US4771356A (en) * 1987-02-02 1988-09-13 The Toro Company Method and apparatus for accommodating power disturbances

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6226522A (ja) * 1985-07-29 1987-02-04 Panafacom Ltd 停電検出・復電制御方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001327665A (ja) * 2000-05-19 2001-11-27 Toyomaru Industry Co Ltd 遊技機
JP4565148B2 (ja) * 2000-05-19 2010-10-20 豊丸産業株式会社 遊技機
JP2008100109A (ja) * 2008-01-15 2008-05-01 Olympia:Kk 遊技機及び遊技機における電子回路のリセット方法並びにプログラム

Also Published As

Publication number Publication date
BR9102965A (pt) 1992-02-11
EP0467504A2 (en) 1992-01-22
US5119264A (en) 1992-06-02
EP0467504A3 (en) 1993-07-14
JP2962372B2 (ja) 1999-10-12

Similar Documents

Publication Publication Date Title
EP0426663B1 (en) Apparatus for defined switching of a microcomputer to standby mode
US5428252A (en) Power supply interruption detection and response system for a microcontroller
WO2006000924A1 (en) Self-powered usb device with usb power line reset and related usb host and usb system
US20100042344A1 (en) System and method for detecting an electrical short across a static switch of an uninterruptible power supply
US12019491B2 (en) Protection system and method for abnormal power down of child node in rack-scale server, and apparatus
US20140226243A1 (en) System and method to derive power and trip a circuit breaker from an external device
JPH04271421A (ja) ロックアウト防止回路
US5142165A (en) Power off/on delay circuit to prevent lockout
US5679985A (en) Power supply with automatic recovery system
EP0661802B1 (en) Operational amplifier protection circuit using, either in working conditions or at start-up, identical circuit elements for detecting permanent output abnormal conditions
JP3688474B2 (ja) バックアップ電源回路及び電子回路装置
CN105657232A (zh) 摄像机默认设置的恢复方法及装置
CA1160753A (en) Microprocessor watchdog system
US6861769B1 (en) Apparatus and method for protection of an electronic circuit
KR950014627B1 (ko) 소형전화 교환기내의 중앙처리기 자동 리세트회로
JPH01256480A (ja) エレベータの制御装置
KR100468658B1 (ko) 전원제어회로
JPS61141059A (ja) 端末装置
EP3422142B1 (en) Method for providing electric power to an interface card and safe state controller
JPH04355627A (ja) 負荷保護回路
JP2976345B2 (ja) 停電検出回路
KR910004130Y1 (ko) 키폰 전화기(kts)의 리셋트 회로
JPS63288309A (ja) 電子機器の電源スイッチング制御回路
JPS6138363Y2 (ja)
JP5246004B2 (ja) 制御電源の監視回路