JPS6073720A - ランダムアクセスメモリのスタンバイモ−ド切替回路 - Google Patents
ランダムアクセスメモリのスタンバイモ−ド切替回路Info
- Publication number
- JPS6073720A JPS6073720A JP58183997A JP18399783A JPS6073720A JP S6073720 A JPS6073720 A JP S6073720A JP 58183997 A JP58183997 A JP 58183997A JP 18399783 A JP18399783 A JP 18399783A JP S6073720 A JPS6073720 A JP S6073720A
- Authority
- JP
- Japan
- Prior art keywords
- random access
- access memory
- switching transistor
- power supply
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はランダムアクセスメモリのスタンバイモード
切替回路に関するものである。
切替回路に関するものである。
従来のランダムアクセスメモリのスタンバイモード切替
回路は、第１図に示すように、主電源Ｅ（＋５Ｖ）から
ランダムアクセスメモリの電源入力端Ｔエヘ至る電源ラ
インＰ中にスイッチングトランジスタロ工を介挿し、こ
のスイッチングトランジスタロ工のベースとアースライ
ンＧとの間にＷ抗Ｒ工および検出用トランジスタＱ２の
直列回路を接続し、スイッチングトランジスタロ工の電
源側で電源ラインＰとアースラインＧとの間に抵抗Ｒ２
，Ｒ３の直列回路を接続し、この抵抗Ｒ２＠ Ｒ３の接
続点を検出用トランジスタＱ２のベースに接続し、スイ
ッチングトランジス＆Ｑ工の負荷側で電源ラインＰとア
ースラインＧとの間に逆流阻止ダイオ−）′Ｄおよび電
池Ｂの直列回路を接続し、スイッチングトランジスタロ
工の電源側で電源ラインＰとアースラインＥとの間に抵
抗Ｒ４，Ｒ５の直列回路を接続し、スイッチングトラン
ジスタロ工の負荷側で電源ラインＰとアースラインＧと
の間に電圧低下検出素子（ＩＣＬ８２１１ ：インター
シル社製）Ｘを接続し、抵抗Ｒ４１Ｒ５の接続点を電圧
低下検出素子Ｘの電圧検出入力端Ｘ工に接続し、電圧低
下検出素子Ｘの出力ＡＭＸ２にランダムアクセスメモリ
のチップイネーブル端子Ｔ２へ接続してｈる。
回路は、第１図に示すように、主電源Ｅ（＋５Ｖ）から
ランダムアクセスメモリの電源入力端Ｔエヘ至る電源ラ
インＰ中にスイッチングトランジスタロ工を介挿し、こ
のスイッチングトランジスタロ工のベースとアースライ
ンＧとの間にＷ抗Ｒ工および検出用トランジスタＱ２の
直列回路を接続し、スイッチングトランジスタロ工の電
源側で電源ラインＰとアースラインＧとの間に抵抗Ｒ２
，Ｒ３の直列回路を接続し、この抵抗Ｒ２＠ Ｒ３の接
続点を検出用トランジスタＱ２のベースに接続し、スイ
ッチングトランジス＆Ｑ工の負荷側で電源ラインＰとア
ースラインＧとの間に逆流阻止ダイオ−）′Ｄおよび電
池Ｂの直列回路を接続し、スイッチングトランジスタロ
工の電源側で電源ラインＰとアースラインＥとの間に抵
抗Ｒ４，Ｒ５の直列回路を接続し、スイッチングトラン
ジスタロ工の負荷側で電源ラインＰとアースラインＧと
の間に電圧低下検出素子（ＩＣＬ８２１１ ：インター
シル社製）Ｘを接続し、抵抗Ｒ４１Ｒ５の接続点を電圧
低下検出素子Ｘの電圧検出入力端Ｘ工に接続し、電圧低
下検出素子Ｘの出力ＡＭＸ２にランダムアクセスメモリ
のチップイネーブル端子Ｔ２へ接続してｈる。
このランダムアクセスメモリのスタンバイモード切替回
路は、平常動作時は、抵抗Ｒ２，Ｒ３の接続点の電圧が
高く、検出用トランジスタＱ２がオン状態であり、シタ
がってスイッチングトランジスタロ工がオフ状態で主電
源Ｅよシランダムアクセスメモリの電源入力端Ｔエヘ給
電される。
路は、平常動作時は、抵抗Ｒ２，Ｒ３の接続点の電圧が
高く、検出用トランジスタＱ２がオン状態であり、シタ
がってスイッチングトランジスタロ工がオフ状態で主電
源Ｅよシランダムアクセスメモリの電源入力端Ｔエヘ給
電される。
主電源Ｅが喪失すると、検出用トランジスタＱ２のベー
ス電圧がなくなって検出用トランジスタＱ２がオフ状態
となり、したがってスイッチングトランジスタロ工がオ
フ状態となり、電池Ｂよシミ源入力端Ｔよへ給電され、
これと同時に電圧低下検出素子Ｘが主電源Ｅの電圧低下
を検出して出力をＨレベルトシてランダムアクセスメモ
リをスタンバイモードとし、その内容を長時間保護する
。
ス電圧がなくなって検出用トランジスタＱ２がオフ状態
となり、したがってスイッチングトランジスタロ工がオ
フ状態となり、電池Ｂよシミ源入力端Ｔよへ給電され、
これと同時に電圧低下検出素子Ｘが主電源Ｅの電圧低下
を検出して出力をＨレベルトシてランダムアクセスメモ
リをスタンバイモードとし、その内容を長時間保護する
。
しかし、このような従来例においては、主電源Ｅの喪失
時において、検出用トランジスタＱ、の特性のばらつき
等によって検出用トランジスタＱ、のオフ→スイッチン
グトランジスタＱ工のオフのタイミングが遅れ、スタン
バイモードになっているにもかかわらず、スイッチング
トランジスタＱ１がオン状態にあることから、電池Ｂよ
りの電流がスイッチングトランジスタＱ１を逆流し、−
瞬（スイッチングトランジスタＱ］がオフになるまでの
時間）電源入力端Ｔ工の電圧が落ちる。そのため、ラン
ダムアクセスメモリの記憶内容を破壊する可能性がある
。
時において、検出用トランジスタＱ、の特性のばらつき
等によって検出用トランジスタＱ、のオフ→スイッチン
グトランジスタＱ工のオフのタイミングが遅れ、スタン
バイモードになっているにもかかわらず、スイッチング
トランジスタＱ１がオン状態にあることから、電池Ｂよ
りの電流がスイッチングトランジスタＱ１を逆流し、−
瞬（スイッチングトランジスタＱ］がオフになるまでの
時間）電源入力端Ｔ工の電圧が落ちる。そのため、ラン
ダムアクセスメモリの記憶内容を破壊する可能性がある
。
したが゛って、この発明の目的は、ランダムアクセスメ
モリの記憶内容の破壊を防止できるランダムアクセスメ
モリのスタンバイモード切替回路を提供することである
。
モリの記憶内容の破壊を防止できるランダムアクセスメ
モリのスタンバイモード切替回路を提供することである
。
この発明の一実施例を第２図に基づいて説明する。この
ランダムアクセスメモリのスタンバイモード切替回路は
、第１図における検出用トランジスタＱ２および抵抗Ｒ
２＋ Ｒ３を省き、スイッチングトランジスタロ工のベ
ースを抵抗Ｒ工を介して電圧低下検出素子Ｘの出力端Ｘ
、に接続したもので、その他の構成は第１図のものと同
様である。
ランダムアクセスメモリのスタンバイモード切替回路は
、第１図における検出用トランジスタＱ２および抵抗Ｒ
２＋ Ｒ３を省き、スイッチングトランジスタロ工のベ
ースを抵抗Ｒ工を介して電圧低下検出素子Ｘの出力端Ｘ
、に接続したもので、その他の構成は第１図のものと同
様である。
このランダムアクセスメモリのスタンバイモード切替回
路は、平常動作時は、電圧低下検出素子Ｘの出力がＬレ
ベルであって、スイッチングトランジスタＱよがオン状
態で主電源Ｅより電源入力端Ｔエヘ給電される。
路は、平常動作時は、電圧低下検出素子Ｘの出力がＬレ
ベルであって、スイッチングトランジスタＱよがオン状
態で主電源Ｅより電源入力端Ｔエヘ給電される。
主電源Ｅが喪失すると、電圧低下検出素子Ｘの出力がＨ
レベルとなってランダムアクセスメモリがスタンバイモ
ードとなシ、また、電圧低下検出素子Ｘの出力がＨレベ
ルとなることによりスイッチングトランジスタロ工がオ
フとなり、電池Ｂより電源入力端Ｔエヘ給電されること
になる。
レベルとなってランダムアクセスメモリがスタンバイモ
ードとなシ、また、電圧低下検出素子Ｘの出力がＨレベ
ルとなることによりスイッチングトランジスタロ工がオ
フとなり、電池Ｂより電源入力端Ｔエヘ給電されること
になる。
このように構成した結果、ランダムアクセスメモリがス
タンバイモードとなると同時にスイッチングトランジス
タロ工がオフとなり、電池Ｂからの電流のスイッチング
トランジスタロ工への逆流を防止することができ、ラン
ダムアクセスメモリの記憶内容の破壊を防止できる。
タンバイモードとなると同時にスイッチングトランジス
タロ工がオフとなり、電池Ｂからの電流のスイッチング
トランジスタロ工への逆流を防止することができ、ラン
ダムアクセスメモリの記憶内容の破壊を防止できる。
（５）
以上のように、この発明のランダムアクセスメモリのス
タンバイモード切替回路は、主電源からランダムアクセ
スメモリの電源入力端へ至る電源ライン中に介挿したス
イッチングトランジスタと、このスイッチ、ングトラン
ジスタの電源側で前記電源ラインとアースラインとの間
に接続した電圧検出用の第１および第２の抵抗の直列回
路と、前記スイッチングトランジスタのランダムアクセ
スメモリ側で前記電源ラインとアースラインとの間に接
続した逆流阻止ダイオードおよび電池の直列回路と、前
記スイッチングトランジスタのランダムアクセスメモリ
側で前記電源ラインよシ給電され前記第１および第２の
抵抗の接続点に電圧検出入力端を接続し出力端を前記ラ
ンダムアクセスメモリのチップイネーブル端子に接続す
るとともに前記スイッチングトランジスタのベースに接
続した電圧低下検出素子とを備えているので、電池から
の電流のスイッチングトランジスタへの逆流を防止する
ことができ、ランダムアクセスメモリの記憶内容の８１
壊を防止できるという効果がある。
タンバイモード切替回路は、主電源からランダムアクセ
スメモリの電源入力端へ至る電源ライン中に介挿したス
イッチングトランジスタと、このスイッチ、ングトラン
ジスタの電源側で前記電源ラインとアースラインとの間
に接続した電圧検出用の第１および第２の抵抗の直列回
路と、前記スイッチングトランジスタのランダムアクセ
スメモリ側で前記電源ラインとアースラインとの間に接
続した逆流阻止ダイオードおよび電池の直列回路と、前
記スイッチングトランジスタのランダムアクセスメモリ
側で前記電源ラインよシ給電され前記第１および第２の
抵抗の接続点に電圧検出入力端を接続し出力端を前記ラ
ンダムアクセスメモリのチップイネーブル端子に接続す
るとともに前記スイッチングトランジスタのベースに接
続した電圧低下検出素子とを備えているので、電池から
の電流のスイッチングトランジスタへの逆流を防止する
ことができ、ランダムアクセスメモリの記憶内容の８１
壊を防止できるという効果がある。
（６）
第１図は従来例の回路図、第２図はこの発明の一実施例
の回路図である。 Ｐ・・・″賀源ライン、Ｇ・・・了−スライン、Ｂ・・
・′電池、Ｄ・・・逆流阻止ダイオード、Ｒ４，Ｒ５・
・・抵抗、Ｘ・・・電圧低ド検出素子、Ｑｌ・・・スイ
ッチングトランジスタ
の回路図である。 Ｐ・・・″賀源ライン、Ｇ・・・了−スライン、Ｂ・・
・′電池、Ｄ・・・逆流阻止ダイオード、Ｒ４，Ｒ５・
・・抵抗、Ｘ・・・電圧低ド検出素子、Ｑｌ・・・スイ
ッチングトランジスタ
Claims (1)
- 主電源からランダムアクセスメモリの電源入力端へ至る
電源ライン中に介挿したスイッチングトランジスタと、
このスイッチングトランジスタの電源側で前記電源ライ
ンとアースラインとの間に接続した電圧検出用の第１お
よび第２の抵抗の直列回路と、前記スイッチングトラン
ジスタのランダムアクセスメモリ側で前記電源ラインと
アースラインとの間に接続した逆流阻止ダイオードおよ
び電池の直列回路と、前記スイッチングトランジスタの
ランダムアクセスメモリ側で前記電源ラインより給電さ
れ前記第１および第２の抵抗の接続点に電圧検出入力端
を接続し出力端を前記ランダムアクセスメモリのチップ
イネーブル端子に接続するとともに前記スイッチングト
ランジスタのベースに接続した電圧低下検出素子とを備
えたランダムアクセスメモリのスタンバイモード切替回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183997A JPS6073720A (ja) | 1983-09-29 | 1983-09-29 | ランダムアクセスメモリのスタンバイモ−ド切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183997A JPS6073720A (ja) | 1983-09-29 | 1983-09-29 | ランダムアクセスメモリのスタンバイモ−ド切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6073720A true JPS6073720A (ja) | 1985-04-25 |
Family
ID=16145511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58183997A Pending JPS6073720A (ja) | 1983-09-29 | 1983-09-29 | ランダムアクセスメモリのスタンバイモ−ド切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073720A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62175330U (ja) * | 1986-04-21 | 1987-11-07 | ||
| JPH02130018U (ja) * | 1988-09-20 | 1990-10-26 | ||
| US5047988A (en) * | 1988-06-17 | 1991-09-10 | Mitsubishi Denki Kabushiki Kaisha | Disposable IC memory card having an embedded battery |
| US5375247A (en) * | 1988-07-28 | 1994-12-20 | Robert Bosch Gmbh | Apparatus for controlled switching of a microcomputer to standby mode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680894A (en) * | 1979-12-01 | 1981-07-02 | Fujitsu Ltd | Memory device |
-
1983
- 1983-09-29 JP JP58183997A patent/JPS6073720A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5680894A (en) * | 1979-12-01 | 1981-07-02 | Fujitsu Ltd | Memory device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62175330U (ja) * | 1986-04-21 | 1987-11-07 | ||
| US5047988A (en) * | 1988-06-17 | 1991-09-10 | Mitsubishi Denki Kabushiki Kaisha | Disposable IC memory card having an embedded battery |
| US5375247A (en) * | 1988-07-28 | 1994-12-20 | Robert Bosch Gmbh | Apparatus for controlled switching of a microcomputer to standby mode |
| JPH02130018U (ja) * | 1988-09-20 | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951071B2 (ja) | メモリ保護回路 | |
| US4669066A (en) | Memory data holding circuit | |
| JPS6073720A (ja) | ランダムアクセスメモリのスタンバイモ−ド切替回路 | |
| JP2000050526A (ja) | 電源供給制御装置 | |
| JPS6234359Y2 (ja) | ||
| JPH04205992A (ja) | 入力バッファ回路，入出力バッファ回路及び携帯形半導体記憶装置 | |
| JPS6315954Y2 (ja) | ||
| JP2000138023A (ja) | 逆電圧保護装置 | |
| KR910007917Y1 (ko) | 스태틱램의 보조 전원회로 | |
| JPS5825452Y2 (ja) | バックアップ回路 | |
| KR950008457B1 (ko) | 트랜지스터를 이용한 sram 백-업 회로 | |
| JPS6395825A (ja) | バツクアツプ電源回路 | |
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| JPH0724907Y2 (ja) | 入力保護回路 | |
| KR960005586Y1 (ko) | Plc의 밧데리 백업회로 | |
| JP2655766B2 (ja) | 情報カード | |
| JPS61290516A (ja) | コンデンサバツクアツプ回路 | |
| JPH086674A (ja) | 電源検出回路 | |
| JPS613221A (ja) | メモリ回路の停電補償回路 | |
| JPS6234343Y2 (ja) | ||
| JPS5864700A (ja) | 記憶保護回路 | |
| JPS5831214Y2 (ja) | 記憶装置用電源回路 | |
| JPH02155012A (ja) | メモリ回路の電源供給装置 | |
| JPH0491466A (ja) | 半導体記憶装置 | |
| JPS5897721A (ja) | 電源回路 |