KR960005586Y1 - Plc의 밧데리 백업회로 - Google Patents

Plc의 밧데리 백업회로 Download PDF

Info

Publication number
KR960005586Y1
KR960005586Y1 KR2019910017483U KR910017483U KR960005586Y1 KR 960005586 Y1 KR960005586 Y1 KR 960005586Y1 KR 2019910017483 U KR2019910017483 U KR 2019910017483U KR 910017483 U KR910017483 U KR 910017483U KR 960005586 Y1 KR960005586 Y1 KR 960005586Y1
Authority
KR
South Korea
Prior art keywords
battery
voltage
ram
plc
circuit
Prior art date
Application number
KR2019910017483U
Other languages
English (en)
Other versions
KR930009911U (ko
Inventor
백상돈
Original Assignee
엘지산전 주식회사
김회수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지산전 주식회사, 김회수 filed Critical 엘지산전 주식회사
Priority to KR2019910017483U priority Critical patent/KR960005586Y1/ko
Publication of KR930009911U publication Critical patent/KR930009911U/ko
Application granted granted Critical
Publication of KR960005586Y1 publication Critical patent/KR960005586Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용없음.

Description

PLC의 밧데리 백업회로
제 1 도는 종래의 밧데리 백 업 회로도.
제 2 도는 본 고안의 밧데리 백 업 회로도.
* 도면의 주요부분에 대한 부호의 설명
5 : CPU 6 : 디코더
7 : 비휘발성 콘트롤러 IC 8 : 램
J1, J2:콘넥터
본 고안은 FA(공장 자동화) 기기인 PLC(Programmable Logic Controller)밧데리 백 업 회로에 관한 것으로 특히 전원 오프시 에스 램(SRAM)에 저장된 데이타를 보존하기에 적당하도록 한 것이다.
일반적으로 PLC는 사용자가 프로그램한 내용을 데이타 보존용 램에 저장시켜 그 프로그램에 따라 외부기기를 제어하는 기기이다.
이러한 PLC에 있어서 전원이 오프되었을 때 램에 저장되어 있는 프로그램이 지워지기 때문에 다시 프로그램을 저장시켜야 하는 불편이 있어 통상 밧데리 백 업 회로를 사용하여 전원 오프시 계속적으로 램의 프로그램이 지워지지 않도록 보전하고 있는 실정이다.
종래의 밧데리 백업 회로는 제 1 도에 도시한 바와같이 공급되고 있는 전위를 검출하는 트랜지스터(Q1)(Q2), 저항(R1)(R2), 콘덴서(C1)(C2)로 된 전위검출부(1)와,상기 전위 검출부(1) 혹은 밧데리(B)로부터 전원을 공급받아 프로그램을 저장하는 램(2)과, 상기 램(2)을 리세트시키는 리셀회로(3)와, 상기 밧데리(B)의 전압을 감지하여 기준전압보다 떨어질 때 이를 검출하여 표시해 주는 비교기(IC), 저항(R3-R7), 발광다이오드(LED)로 이루어진 밧데리 전압검출부(4)로 구성된다.
이와같이 구성된 종래 회로는 전원 온시 Vcc에 의해 전위 검출부(1)의 트랜지스터(Q1)가 온되어 츠랜지스터(Q2)도 온되는데 p점의 전위가 밧데리(B) 전위보다 높아질 때 다이오드(D)에 의해 밧데리 (B) 전압이 차단되어 Vcc가 램(2)에 공급되고, 이에 따라 램 (2)에 저장되어 있는 프로그램이 보존된다.
만일 p점의 전위가 밧데리(B) 전위보다 낮아지면 밧데리(B) 전압이 다이오드(D)콘덴서(C1)(C2)를 통해 램(2)에 공급되어 램(2)에 저장되어 있는 데이타를 보존시켜 준다.
이때 물론 트랜지스터(Q1)(Q2)는 오프 상태가 된다.
한편, 밧데리(B)에 접속된 밧데리 전압 검출부(4)에 의해 밧데리(B)에 접속된 밧데리 전압 검출부(4)에 의해 밧데리(B) 전압이 떨어질때 비교기(IC)의 출력측으로 로우레벨이 출력되어 발광다이오드(LED)가 점등되므로 사용자가 밧데리의 상태를 쉽게 파악할 수 있다.
그러나, 상기와 같이 종래 기술에 있어서는 회로 구성이 복잡하여 원가가 상승하고, 밧데리(B) 전압이 저하 되어 밧데리 교환시 전원 오프상태에서는 램(2)에 저장되어 있는 프로그램이 지어지기 때문에 전원 온 상태에서 교환해야 한다.
따라서, 쇼트(short)등의 위험이 따르고 이로인해 회로에 손상을 주기 쉬운 결점이 있다.
본 고안은 이와같은 종래의 결점을 감암하여 안출한 것으로 간단한 회로 구성으로 전원 오프시에도 프로그램이 지워지지 않도록 밧데리를 교환할 수 있는 PLC의 밧데리 백 업 회로를 제공하는 데 그 목적이 있다.
이하에서 이와같은 목적을 달성하기 위한 본 고안의 실시예를 첨부된 도면 제 2 도에 의하여 상세히 설명하면 다음과 같다.
인가전압과 밧데리 전압중 높은 전압을 스위칭하여 램의 Vcc 라인으로 공급하는 비휘발성 콘트롤러 IC(7)와 ;
상기 비휘발성 콘트롤러 IC(7)로 신호를 보내는 디코더(6)와,
상기 비휘발성 콘트롤러 IC(7)로부터 밧데리의 전압강하를 체크하기 위한 신호를 소프트웨어적으로 받아들이는 CPU(5)와, 상기 CPU(5)와 비휘발성 콘트롤러 IC(7) 사이에 접속된 밧데리 연결용 콘넥터(J1)(J2)를 구비하여서 이루어진 것이다.
이와같이 구성된 본 고안은 먼저 비휘발성 콘트롤러 IC(7)에서는 Vcc의 인가전압을 체크하여 이를 밧테리 전압과 비교한 후 이중 높은 전압을 스위칭하여 랩(8)의 Vcc라인으로 공급한다.
만일 전원이 오프되어 인가전압이 4.75V이하가 될 경우 디코더(6)에서 비휘발성 콘트롤러 IC(7)로 상기 램(8)으로 보내는 출력 전압보다 약 0.2V떨어진 전압을 출력하여 램(8)을 디스에이블(Disable)하는 라이트(write) 보호기능을 수행한다.
또, 전원이 온되어 인가전압이 4.75V 이상이 될 경우에는 디코더(6)에서 비휘발성 콘트롤러 IC(7)에 공급하는 신호에 따라 최대 20ns 전달 지연을 갖고 비휘발성 콘트롤러 IC(7)에 공급하는 레벨과 동일한 레벨을 비휘발성 콘트롤러 IC(7)로부터 램(8)으로 출력시킨다.
이와같은 기능을 반복하면서 전원 온시에는 인가전압 라인을 통해 램(8)의 Vcc라인에 전압을 공급하여 램(8)에 저장된 데이타를 보존하여 주고, 전원 오프시에는 밧데리 전압을 통해 램(8)의 Vcc라인에 전압을 공급하여 주므로써 램(8)에 저장된 데이타를 보존하여 준다.
한편, CPU(5)와 비휘발성 콘트롤러 IC(7) 사이에 접속된 밧데리 연결용 콘넥터(J1)(J2)를 통하여 전원 오프시에도 램(8)ㅇ 저장된 프로그램의 지워짐이 없이 밧데리 교환을 할 수 있다.
이상에서 설명한 바와 같은 본 고안은 간단한 회로를 사용하여 밧데리 백업 회로를 구성할 수 있어 원가가 절감됨과 아울러 제조가 용이하고, 밧데리 연결용 콘넥터(J1,J2)를 별도로 접속하여 밧데리가 연결되어 있지 않는 콘넥터에 새로운 밧데리를 연결한 후 기존의 밧데리를 콘넥터에서 제거하므로써 전원 오프시에도 밧데리 교환이 가능한 특징이 있다.

Claims (1)

  1. 인가 전압과 밧데리 전압중 높은 전압을 스위칭하여 램(18)으로 보내는 비휘발성 콘트롤러 IC(7)와,
    상기 비휘발성 콘트롤러 IC(7)로 신호를 보내는 디코더(6)와,
    상기 비휘발성 콘트롤러 IC(7)로부터 밧데리의 전압 강하를 체크하는 신호를 받아들이는 CPU(5)와,
    상기 CPU(5)와 비휘발성 콘트롤러 IC(7) 사이에 접속된 밧데리 연결용 콘넥터(J1)(J2)를 구비하여 이루어진 PLC의 밧데리 백 업 회로.
KR2019910017483U 1991-10-18 1991-10-18 Plc의 밧데리 백업회로 KR960005586Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910017483U KR960005586Y1 (ko) 1991-10-18 1991-10-18 Plc의 밧데리 백업회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910017483U KR960005586Y1 (ko) 1991-10-18 1991-10-18 Plc의 밧데리 백업회로

Publications (2)

Publication Number Publication Date
KR930009911U KR930009911U (ko) 1993-05-26
KR960005586Y1 true KR960005586Y1 (ko) 1996-07-06

Family

ID=19320841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910017483U KR960005586Y1 (ko) 1991-10-18 1991-10-18 Plc의 밧데리 백업회로

Country Status (1)

Country Link
KR (1) KR960005586Y1 (ko)

Also Published As

Publication number Publication date
KR930009911U (ko) 1993-05-26

Similar Documents

Publication Publication Date Title
US5315549A (en) Memory controller for nonvolatile RAM operation, systems and methods
US6141764A (en) Method for initializing an electronic device using a dual-state power-on-reset circuit
EP0440204B1 (en) Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other
US6518823B1 (en) One-time programmable logic device
EP0627807A2 (en) Power line connection circuit and power line switch IC for the same
US6157227A (en) Device for neutralization in an integrated circuit
US6876246B2 (en) High voltage controller for semiconductor device
JPH08249244A (ja) データ保持回路
KR960005586Y1 (ko) Plc의 밧데리 백업회로
US6407598B1 (en) Reset pulse signal generating circuit
KR0168529B1 (ko) 간이 교환장치의 정전시 메모리 보존 회로
JP2007156864A (ja) データ保持装置
US5537599A (en) CPU controlled apparatus formed on an IC
JPH0142002B2 (ko)
KR940008247A (ko) 노이즈에 의한 세트의 오프시 자동파워 온 방법
JPH022165B2 (ko)
KR101046049B1 (ko) 시스템온칩 플래쉬 메모리 보호 회로
KR100635204B1 (ko) 외부 전압에 무관하게 안정된 자동 독출 기능을 가지는플래쉬 메모리 장치 및 그 자동 독출 제어 방법
KR900005894Y1 (ko) 전원오프시 램데이터 보호회로
KR200142920Y1 (ko) 메모리 백업회로
KR950014627B1 (ko) 소형전화 교환기내의 중앙처리기 자동 리세트회로
JPH0430720Y2 (ko)
KR0122339B1 (ko) 칩마운트 시스템의 메모리 기억장치
KR100186227B1 (ko) 고용량 커패시터를 이용한 메모리 백업장치
JP2655766B2 (ja) 情報カード

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee