KR900005894Y1 - 전원오프시 램데이터 보호회로 - Google Patents

전원오프시 램데이터 보호회로 Download PDF

Info

Publication number
KR900005894Y1
KR900005894Y1 KR2019870006915U KR870006915U KR900005894Y1 KR 900005894 Y1 KR900005894 Y1 KR 900005894Y1 KR 2019870006915 U KR2019870006915 U KR 2019870006915U KR 870006915 U KR870006915 U KR 870006915U KR 900005894 Y1 KR900005894 Y1 KR 900005894Y1
Authority
KR
South Korea
Prior art keywords
ram
power
data
processing unit
central processing
Prior art date
Application number
KR2019870006915U
Other languages
English (en)
Other versions
KR880022426U (ko
Inventor
곽종길
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870006915U priority Critical patent/KR900005894Y1/ko
Publication of KR880022426U publication Critical patent/KR880022426U/ko
Application granted granted Critical
Publication of KR900005894Y1 publication Critical patent/KR900005894Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/24—Storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음.

Description

전원오프시 램데이터 보호회로
제1도는 본 고안의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙처리장치 2 : 램(RAM)
CG : 축전용 콘덴서 ND1-ND4: 낸드게이트
D1-D3: 다이오드
본 고안은 마이크로컴퓨터에 있어서 전원이 오프된 직후에 일정시간동안 램에 기록된 데이터를 보호하게 하는 전원오프시 램데이터보호회로에 관한 것이다.
종래의 마이크로컴퓨터에 있어서는 전원이 오프된 상태에서 온상태로 하는 경우에 중앙처리장치에 연결되는 초기리세트회로에 의해서 중앙처리장치의 보정범위내의 램데이터를 보정할 수 있게 되어 있지만 전원을 온상태에서 오프상태로 한 직후에는 중앙처리장치의 불확실한 동작으로 인하여 램에 기록된 데이터가 변경되고, 차후 전원을 온하여 램에 기록되었던 데이터를 사용하고자 할 경우 에러가 발생되게 되는 문제점이 있었다.
본 고안은 상기 실정을 감안하여 전원이 오프된 직후에도 중앙처리장치에서 출력되는 불확실한 펄스신호를 차단하여 램의 기록된 데이터를 보호할 수 있도록 축전용 콘덴서와 논리회로를 이용하여 간단하게 구성된 전원 오프시 램데이터 보호회로를 제공하고자 함에 그 목적이 있는 것으로, 이를 첨부도면에 의거하여 상세히 설명하면 다음과 같다.
제1도는 본 고안의 회로도를 나타내는 것으로, 중앙처리장치(1)의 포트출력단(P)과 독출, 기록제어신호출력단에다 낸드게이트(ND1-ND4)와 다이오드(D1)(D2)를 매개하여 램(2)의 칩선택 신호단과 독출/기록신호단을 연결해서 정상적인 전원공급시에 중앙처리장치(1)의 제어신호에 따라 램(2)이 칩선택되어 인에이블되고 기록 또는 독출된다.
이때 낸드게이트(ND3)(ND4)의 일측 입력단에는 저항(R2)(R3)의 접속점이 연결되고 저항(R2)에는 B+전원단이 연결되어 있어서, 정상적인 B+전원공급시에는 낸드게이트(ND3)(ND4)의 일측입력단이 로우레벨로 되므로 항상 하이레벨신호를 출력시킨다.
또한 B+전원단과 램(2)의 전원단(Vcc) 사이에는 역류방지용 다이오드(D3)와 축전용 콘덴서(CG) 및 잡음방지용 콘덴서(C1)가 연결되어 있고, 전원오프시 축전용 콘덴서(CG)의 전원에 의해 낸드게이트(ND1-ND4)가 동작되도록 집적회로화된 낸드게이트 IC의 전원단을 축전용 콘덴서(CG)에 연결한다.
위아같이 구성된 본 고안의 동작을 설명하면 다음과 같다.
정상적인 B+전원이 공급되고 있는 상태에서는 다이오드(D3)를 통해 램(2)에 전원이 공급되면서 축전용 콘덴서(CG)가 충전되게 되고, 낸드게이트(ND3)(ND4)의 일측 입력단에는 저항(R2)를 통해 B+전원이 공급되어 게이트되므로써 마이크로프로세서(1)에서 출력되는 각 제어신호가 낸드게이트(ND3)(ND4)를 통해 램(2)에 공급되게 된다.
그런데 중앙처리장치는 전원이 오프된 직후에도 잠시동안 기록, 독출제어신호가 출력되어 이 제어신호를 램(2)에 직접 공급하게 하면 램(2)에 불필요한 데이터가 기록될 가능성이 크게 되고, 이러한 상태에서 다음에 전원 온후데이터를 독출하여 사용하게 되면 데이터처리에 에러가 유발된다.
따라서 본 고안에서는 전원오프시 낸드게이트(ND3)(ND4)의 출력을 항상 하이레벨이 되도록 하므로써 중앙처리장치(1)로부터 공급되는 제어신호를 차단함과 더불어 램(2)을 디스에이블상태로 되게 한다.
한편 램(2)에 기록된 데이터는 축전용 콘덴서(CG)에서 제공되는 전원에 의하여 계속 보호상태로 남아있게 되고, 차후에 램데이터를 이상없이 계속해서 사용할 수 있게 된다.
상기한 바와같이 본 고안은 전원이 오프된 직후에도 중앙처리장치의 동작을 안정되게 하여 램에 기록된 데이터를 계속 보존시키며, 그에따라 일단 기록된 데이터를 계속 보존시키며, 그에따라 일단 기록된 데이터는 전원이 오프되더라도 에러의 발생없이 그 데이트를 계속 사용할 수 있게 되는 효과가 있다.

Claims (1)

  1. 중앙처리장치(1)의 출력단(P)에다 낸드게이트(ND1-ND4)와 다이오드(D1)(D2)를 매개하여 램(2)의 제어신호단 을 연결하되, 낸드게이트(ND3)(ND4)의 입력단에는 전원오프 상태를 검출하여 램(2)을 디스에이블시키도록 B+전원단에 연결된 저항(R2)(R3)의 접속점을 연결하고, 램(2)의 전원단(Vcc)과 낸드게이트(ND1-ND4)의 전원단에는 역류방지용 다이오드(D3)와 축전용 콘덴서(CG)의 전압으로 동작상태를 유지하도록 된 전원오프시 램데이터 보호회로.
KR2019870006915U 1987-05-07 1987-05-07 전원오프시 램데이터 보호회로 KR900005894Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870006915U KR900005894Y1 (ko) 1987-05-07 1987-05-07 전원오프시 램데이터 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870006915U KR900005894Y1 (ko) 1987-05-07 1987-05-07 전원오프시 램데이터 보호회로

Publications (2)

Publication Number Publication Date
KR880022426U KR880022426U (ko) 1988-12-26
KR900005894Y1 true KR900005894Y1 (ko) 1990-06-30

Family

ID=19262600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870006915U KR900005894Y1 (ko) 1987-05-07 1987-05-07 전원오프시 램데이터 보호회로

Country Status (1)

Country Link
KR (1) KR900005894Y1 (ko)

Also Published As

Publication number Publication date
KR880022426U (ko) 1988-12-26

Similar Documents

Publication Publication Date Title
US5537584A (en) Power instability control of a memory card and a data processing device therefor
US4587640A (en) Cassette type semiconductor memory device
US5581507A (en) Systems and methods for memory control
JP2563475B2 (ja) マイクロコンピュータ及びマイクロコンピュータを内蔵したｉｃカード
US5594686A (en) Method and apparatus for protecting data stored in flash memory
US4612632A (en) Power transition write protection for PROM
JPS58140649A (ja) 電圧検出回路
KR900005894Y1 (ko) 전원오프시 램데이터 보호회로
US7221200B1 (en) Programmable low voltage reset apparatus for multi-Vdd chips
US5586077A (en) Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices
JPH0822422A (ja) メモリ装置
US5402010A (en) Semiconductor device including internal circuit having both states of active/precharge
JPH07141894A (ja) 保護回路
US5309396A (en) Input buffer circuit, input/output buffer circuit and portable semiconductor memory device with back-up power
KR960005586Y1 (ko) Plc의 밧데리 백업회로
JPH0430720Y2 (ko)
KR0172761B1 (ko) 과전압 보호 회로를 갖는 메모리 소자
JP3112277B2 (ja) メモリカード
JP2854609B2 (ja) 携帯可能電子装置
JPH0547874B2 (ko)
JPH05109293A (ja) 半導体記憶装置
KR920002393Y1 (ko) 전압감지에 의한 메모리 백업회로
KR900007570B1 (ko) 마이크로프로세서의 리셋회로
JPH01118974A (ja) カードモジュール
JPS61195896A (ja) Ｉｃカ−ド

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19960523

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee