JPH02155012A - メモリ回路の電源供給装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 玖丘欠１ 本発明はメモリ回路の電源供給装置に関し、特に半導体
ディスク装置等におけるバッテリによるバックアップ機
能を有する電源供給装置に関する。

良米及韮 従来、半導体ディスク装置等におけるメモリ回路の電源
供給装置では主電源オン時の電力供給、電圧検出及びバ
ッテリへの充電を＋５［■］の一系統のみの電源により
行っていた。その従来の電源供給装置について第４図を
用いて説明する９図は従来の電源供給装置の主要部の構
成を示す回路図である。

図において、従来の電源供給装置はトランジスタＴｒ１
及びＴｒ２と、ツェナダイオードＺＤと、ダイオードＤ
と、バッテリＢＡＴと、コンデンサＣと、抵抗Ｒ１〜５
とを含んで構成されており、図示せぬＳＲＡＭ　（ｓｔ
ａｔｉｃ　ＲＡＭ＞等の揮発性メモリへ出力端子ＶＢの
電圧を供給するものである。

トランジスタＴｒ１及びＴｒ２と、ツェナダイオードＺ
Ｄと、抵抗Ｒ１〜４とは比較回路を構成しており、通常
時のメモリの端子Ｖｃｃの電圧（＋５［Ｖ］）とツェナ
ダイオードＺＤのツェナ電圧による基準電圧とを常に比
較している。つまり、このツェナダイオードＺＯの「両
端にツェナ電圧以上の逆電圧を加えると逆電流が流れ、
電圧降下をツェナ電圧に保つ」という特性を利用してお
り、通常時は端子Ｖｃｃの電圧とツェナ電圧に応じた基
準電圧とが常に比較されることになる。また、通常時に
おいては端子Ｖｃｃの電圧により出力端子ＶＢの電圧を
供給することになる。

バッテリ８八■はニカド電池等の蓄電池であり、通常時
には端子Ｖｃｃにより、抵抗Ｒ５を介して充電されるも
のである。本例では３．６　［Ｖ］のものが使用されて
いる。

かかる構成において、電源断又は瞬断等により端子Ｖｃ
ｃの電圧が降下してツェナダイオードＺＤの両端の電圧
がツェナ電圧以下になると、逆電流が遮断され、Ｔｒ２
のベース電流が流れなくなるためＴｒ２はオフし、Ｔｒ
ｉもオフする。これにより、バッテリＢＡＴから図示せ
ぬメモリへ出力端子ＶＢの電圧を供給することになる。

一方、電源投入又は瞬断からの回復等により端子Ｖｃｃ
の電圧が上昇してツェナダイオードＺＤの両端の電圧が
ツェナ電圧に達すると逆電流が流れ、Ｔｒ２がオン、Ｔ
「１がオンして端子Ｖｃｃの電圧から図示せぬメモリへ
出力端子ＶＢの電圧を供給することになる。それととも
に、端子Ｖｃｃの電圧により抵抗Ｒ５を介してバッテリ
ＢＡＴへの充電が行われる。

そして、バックアップすべきメモリがＳＲＡＭである場
合には出力端子ＶＢの電圧によりＳＲＡＭの電源端子に
電力を供給するとともにナンド回路等を用いてＣ８（チ
ップセレクト）＃Ａ子をインアクティブにすることによ
り、電源が断となった場合でも記憶内容が保持されるす
なわちバックアップが実現できることになる。

上述した従来の電源供給装置においてはバックアップの
対象となるメモリがＳＲＡＭの場合にはバックアップ時
のデータを保持できる電源電圧が２．０〜５．５　［Ｖ
］であり、通常時の動作電圧に比べて低い電圧でも十分
保持できたため問題はなかった。しかし、バックアップ
の対象となるメモリがＤ　ＲＡ　Ｍ　（Ｄｙｎａｎｉｃ
　ＲＡＮ）の場合にはバックアップ時のデータを保持で
きる電源電圧が４．５〜５．５　［Ｖ］であり、通常時
の動作電圧と同じであるため、従来の電源供給装置では
、バックアップ時のバッテリＢＡＴの電圧の容認が低く
、バックアップできないという欠点がある。

また、バッテリＢ＾■を電圧の容量が高いものに交換す
るという方法もあるが、この場合充電に際し、電圧の容
量増加に対して、＋５　ＣＶ］では充電電圧が不足し、
充電できないという欠点がある。

さらにまた、比較の対象となる基準電圧にツェナダイオ
ードのツェナ電圧を用いているがこのツェナ電圧は各素
子によるばらつきが比較的大きいため、基準電圧のばら
つきが大きくなるという欠点もある。

九旦二旦ヱ 本発明の目的は、バックアップの対象となるメモリがＤ
Ｒ，ＡＭであっても、バックアップが可能となるメモリ
回路の電源供給装置を提供することである。

及皿五１羞 本発明によるメモリ回路の電源供給装置は、通常時の動
作電圧を揮発性メモリへ供給する動作電源と、前記動作
電源の動作電圧が所定値より低くなったときにこの動作
電圧の代りに前記メモリへバックアップ電圧を供給する
バックアップ電源どを含むメモリ回路の電源供給装置で
あって、前記動作電圧が前記所定値より高いときに前記
バックアップ電源の充電を行う充電用電源を有すること
を特徴とする。

尺姐」 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明によるメモリ回路の電源供給装置の一実
施例の主要部の構成を示す回路図、第３図は本発明によ
るメモリ回路の電源供給装置の一実施例を半導体ディス
ク装置に使用した場合の構成を示すブロック図である。

第３図において、１は半導体メモリであり、０ＲＡＨ等
がこれに使用される。また、２は図示せぬ上位装置から
半導体メモリ１へのアクセスを制御するアクセス制御部
、３は電源切換部、４は電源電圧監視部、５はバッテリ
部、６は主電源部である。

この第３図中、電源切換部３、電源電圧監視部４及びバ
ッテリ部５が第１図の各部に対応している。

これら、主要部のみについて第１図を参照して説明する
。

第１図において、本発明の一実施例によるメモリ回路の
電源供給装置は、ＰＮＰ型のトランジスタＴｒ１．　Ｔ
ｒ２及びＴｒ３と、電圧検出回路７及び８と、バッテリ
ＢＡＴと、コンデンサ０１〜３と、抵抗Ｒ１〜４とを含
んで構成されている。

本実施例においては、バッテリＢＡＴは従来のそれより
電圧の容量が高いものが使用されている。

さらに、そのバッテリＢＡＴを充電するために充電用の
電源＋１２［Ｖ］が設けられている０本実施例では４．
８　［Ｖ］の電圧容量のバッテリが使用されている。

電圧検出回路７及び８は周知のコンパレータ（比較回路
）内蔵ＩＣを用いて構成されており、電圧検出回路７は
入力電圧が予め設定された基準電圧より下がると出力が
オフとなるものである。

また、電圧検出回路８は逆に、入力電圧が予め設定され
た基準電圧より下がると出力がオンとなるものである。

トランジスタＴｒｉ、　Ｔｒ２及びＴｒ３は電源経路の
接続・遮断を行うスイッチングトランジスタであり、電
圧検出回路７又は８によって駆動されるものである。

抵抗Ｒ１，Ｒ２，Ｒ３はそれぞれトランジスタＴｒ１、
Ｔｒ２及びＴｒ３のベース電流を決定するものである。

また、Ｒ４は＋１２［Ｖ］の電源の出力を充電に必要な
電圧値に落とす抵抗であり、この値はバッテリＢＡＴの
充電電流によって決まる。

コンデンサＣＩ、Ｃ２は各電源＋５　［Ｖ］　、　＋１
２［■〕の電圧変動を防止するものであり、コンデンサ
Ｃ３はトランジスタＴｒ２及びＴｒ３のスイッチングの
わずかな時間的ずれによって生じる出力端子ＶＢの電圧
の降下防止のために設けられている。

次に、第２図を用いて第１図の回路の動作について説明
する。

第２図は第１図の各部の動作を示すタイミングチャート
である。

まず、電源＋５　［Ｖ］　、　＋ｔ　２　［Ｖ］がオフ
の場合、電圧検出回路７の出力はオフ、電圧検出回路８
の出力はオンとなるため、トランジスタ１゛「１及びＴ
ｒ３はオフ、］゛ｒ２はオンとなり、バッテリＢＡＪか
ら出力端子ＶＢへの電力供給が行われる。これは第２図
のＡの領域である。

電源投入後、＋５　［Ｖ］に上昇し、電圧検出回路７及
び８の基準電圧を越えると、電圧検出回路７はオン、電
圧検出口Ｆ＃Ｉ８はオフとなるため、トランジスタＴｒ
１及びＴｒ３はオン、Ｔｒ２はオフとなり、出力端子Ｖ
ＢにはバッテリＢ＾■から電源＋５［Ｖ］による電力供
給へと切換わる。それと同時にバッテリＢＡＴに対して
電源＋１２［Ｖ］により充電が行われる。これは第２図
のＢ及びＣの領域である。

ただし、第２図のＢの領域はトランジスタＴｒ２及びＴ
ｒ３がスイッチングを行う領域であり、このスイッチン
グが時間的にわずかなずれを生じた場合出力端子ＶＢへ
の電力供給が全く行われていない状態が生じるおそれが
あるが、コンデンサＣ３によってそれが防止されている
。

なお、このとき端子Ｖｃｃの電圧が図示せぬ他の論理回
路等に供給される。

電源切断後、＋５　［Ｖ］から下降し、電圧検出回路７
及び８の基準電圧を下回ると、電圧検出回路７はオフ、
電圧検出回路８はオンとなるため、トランジスタＴｒ１
及びＴｒ３はオフ、１゛ｒ２はオンとなり、電源＋１２
［Ｖ］からバッテリＢ＾■への充電を打切り、出力端子
ＶＢには電源＋５［ｖ］からバッテリＢ＾■による電力
供給へと切換わる。これは第２図のＤ及びＥの領域であ
り、Ｅの領域とＡの領域とは同じ状態である。

また、Ｄの領域は上述したＢの領域と同様に、トランジ
スタＴｒ２及びＴｒ３のスイッチングのずれにより生じ
る電圧降下がコンデンサＣ３によって防止されている。

以上により、出力端子ＶＢの電圧は常に＋５［Ｖ］付近
の値を示すことになる。そして、この出力端子ＶＢの電
圧は図示せぬＤＲＡＭの電源端子に与えられる他に図示
せぬリフレッシュ信号発主回路に入力される。リフレッ
シュ信号発生回路からはＤＲＡＭに対してリフレッシュ
信号が送出され、それによって、ＤＲＡＭの記憶内容が
保持されるのである。この場合、リフレッシュ信号はリ
フレッシュの方式に応じて送出されるのである。

例えば、周知のＲＡＳオンリリフレッシュの場合にはＲ
ＡＳ信号がＤＲＡＭに対して与えられるのである。

つまり、本発明によれば、より高い電圧容量のバッテリ
を用い、さらに、充電用の電源を設けているため、バッ
クアップすべきメモリがＤＲＡＭである場合においても
有効にバックアップできるのである。もちろん、バッテ
リの電圧容量を従来のそれと同等のものにし、かつそれ
に応じた充電用の電源を設ければ従来と同様にＳＲＡＭ
をバックアップすることも可能である。

要するにバックアップの対象となるメモリの種類に応じ
てバッテリと充電用電源とを決定すれば、いかなるメモ
リに対しても有効にバックアップをすることができるの
である。

なお、本実施例においては本発明を半導体ディスク装置
に用いた場合について説明したが、メモリのバックアッ
プが必要な情報処理装置等に用いることも可能であり、
それに限定されない。

また、本実施例においては従来用いていたツェナダイオ
ードの代りにコンパレータ内蔵のＩＣを用いているため
、基準電圧のばらつきが小さくなり、電圧の低下の検出
も精度よく行うことができるのである。

主１図と艷困 以上説明したように本発明は従来のものより電圧容量が
高いバッテリを用い、さらにそのバッテリの充電用の電
源を設けることにより、バックアップすべきメモリの種
類にかかわらず、有効にバックアップできるという効果
がある。

【図面の簡単な説明】

第１図は本発明の実施例によるメモリ回路の電源供給装
置の主要部の構成を示す回路図、第２図は第１図の動作
を示すタイミングチャート、第３図は本発明の電源供給
装置を半導体ディスク装置に用いた場合の構成を示すブ
ロック図、第４図は従来の電源供給装置の主要部の構成
を示す回路図である。 主要部分の符号の説明 ７．８・・・・・・電圧検出回路 Ｔｒｉ、　Ｔｒ２．　Ｔｒ３・・・・・・１〜ランジス
タＢ＾■・・・・・・バッテリ Ｒ１〜４・・・・・・抵抗 ０１〜３・・・・・・コンデンサ

Claims (1)

【特許請求の範囲】
1. （１）通常時の動作電圧を揮発性メモリへ供給する動作
   電源と、前記動作電源の動作電圧が所定値より低くなっ
   たときにこの動作電圧の代りに前記メモリへバックアッ
   プ電圧を供給するバックアップ電源とを含むメモリ回路
   の電源供給装置であって、前記動作電圧が前記所定値よ
   り高いときに前記バックアップ電源の充電を行う充電用
   電源を有することを特徴とするメモリ回路の電源供給装
   置。