JPH02155013A - メモリ回路の電源供給装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 弦Ｊυ辷団 本発明はメモリ回路の電源供給装置に関し、特に半導体
ディスク装置等におけるバッテリによるバックアップ機
能を有する電源供給装置に関する。

良米弦韮 従来、半導体ディスク装置等におけるメモリ回路の電源
供給装置では主電源オン時の電力供給、電圧検出及びバ
ッテリへの充電を＋５［■］の一系統のみの電源により
行っていた。その従来の電源供給装置について第４図を
用いて説明する０図は従来の電源供給装置の主要部の構
成を示す回路図である。

図において、従来の電源供給装置はトランジスタＴｒ１
及びＴｒ２と、ツェナダイオードＺＯと、ダイオードＤ
と、バ・ンテリＢＡＴと、コンデンサＣと、抵抗Ｒ１〜
５とを含んで構成されており、図示せぬＳＲＡＭ　（ｓ
ｔａｔｉｃ　ＲＡＮ）等の揮発性メモリへ出力端子ＶＢ
の電圧を供給するものである。

トランジスタ′ｒ「１及びＴｒ２と、ツェナダイオード
ＺＤと、抵抗Ｒ１〜４とは比較回路を構成しており、通
常時のメモリの端子Ｖｃｃの電圧（＋５［■］）とツェ
ナダイオードＺＤのツェナ電圧による基準電圧とを常に
比較している。つまり、このツェナダイオードＺＤの「
両端にツェナ電圧以上の逆電圧を加えると逆電流が流れ
、電圧降下をツェナ電圧に保つ」という特性を利用して
おり、通常時は端子Ｖｃｃの電圧とツェナ電圧に応じた
基準電圧とが常に比較されることになる。また、通常時
においては端子ＶＣＣの電圧により出力端子ＶＢの電圧
を供給することになる。

バッテリＢＡＴはニカド電池等の蓄電池であり、通常時
には端子Ｖｃｃの電圧により、抵抗Ｒ５を介して充電さ
れるものである。本例では３．６　［Ｖ］のものが使用
されている。

かかる構成において、電源断又は瞬断等により端子Ｖｃ
ｃの電圧が降下してツェナダイオードＺＤの両端の電圧
がツェナ電圧以下になると、逆電流が遮断され、Ｔｒ２
のベース電流が流れなくなるためＴｒ２はオフし、Ｔｒ
Ｉもオフする。これにより、バッテリＢ＾■から図示せ
ぬメモリへ出力端子ＶＢの電圧を供給することになる。

一方、電源投入又は瞬断からの回復等により端子ＶＣＣ
の電圧が上昇してツェナダイオードＺＤの両端の電圧が
ツェナ電圧に達すると逆電流が流れ、Ｔｒ２がオン、Ｔ
「１がオンして端子Ｖｃｃの電圧から図示せぬメモリへ
出力端子ＶＢの電圧を供給することになる。それととも
に、端子Ｖｃｃの電圧により抵抗Ｒ５を介してバッテリ
ＢＡＴへの充電が行われる。

そして、バックアップすべきメモリがＳＲＡＭである場
合には出力端子ＶＢの電圧によりＳＲＡＭの電源端子に
電力を供給するとともにナンド回路等を用いてＣ８（チ
ップセレクト）端子をインアクティブにすることにより
、電源が断となった場合でも記憶内容が保持されるすな
わちバックアップが実現できることになる。

上述した従来の電源供給装置においてはバックアップの
対象となるメモリがＳＲＡＭの場合にはバックアップ時
のデータを保持できる電源電圧が２．０〜５．５［Ｖ］
であり、通常時の動作電圧に比べて低い電圧でも十分保
持できたため問題はなかった。しかし、バックアップの
対象となるメモリがＤ　ＲＡ　Ｍ　（ＤｙｎａＩｌｉｃ
　ＲＡＭ）の場合にはバックアップ時のデータを保持で
きる電源電圧が４．５〜５．５［Ｖ］であり、通常時の
動作電圧と同じであるため、従来の電源供給装置では、
バックアップ時のバッテリＢ＾■の電圧の容量が低く、
バックアップできないという欠点がある。

また、バッテリＢＡＴを電圧の容量が高いものに交換す
るという方法もあるが、この場合充電に際し、電圧の容
量増加に対して、＋５　［Ｖ］では充電電圧が不足し、
充電できないという欠点がある。

さらにまた、比較の対象となる基準電圧にツェナダイオ
ードのツェナ電圧を用いているがこのツェナ電圧は各素
子によるばらつきが比較的大きいため、基準電圧のばら
つきが大きくなるという欠点もある。

几皿五亘善 本発明の目的は、バックアップの対象となるメモリがＤ
ＲＡＭであっても、バックアップが可能となるメモリ回
路の電源供給装置を提供することである。

北」レソ１爪 本発明によるメモリ回路の電源供給装置は、通常時の動
作電圧を揮発性メモリへ供給する動作電源と、前記動作
電源の動作電圧が所定値より低くなったときにこの動作
電圧の代りに前記メモリへバックアップ電圧を供給する
バックアップ電源とを含むメモリ回路の電源供給装置で
あって、前記動作電圧が前記所定値より高いときに前記
バックアップ電源の充電を行う充電用電源と、前記動イ
ヤ電圧が前記所定値より高いときに前記バックアップ電
圧の前記メモリへの供給を断とし、前記動作電圧が前記
所定値より低くなったときに前記バックアップ電圧を前
記メモリへ供給させるスイッヂング手段とを有すること
を特徴とする。

尺監舅 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明によるメモリ回路の電源供給装置の一実
施例の主要部の構成を示す回路図、第３図は本発明によ
るメモリ回路の電源供給装置の−実施例を半導体ディス
ク装置に使用した場合の構成を示すブロック図である。

第３図において１は半導体メモリであり、ＤＲＡＭ等が
これに使用される。また、２は図示せぬ上位装置から半
導体メモリ１へのアクセスを制御するアクセス制御部、
３は電源切換部、４は電源電圧監視部、５はバッテリ部
、６は主電源部である。この第３図中、電源切換部３、
電源電圧監視部４及びバッテリ部５が第１図の各部に対
応している。これら主要部のみについて第１図を参照し
て説明する。

第１図において本発明の一実施例によるメモリ回路の電
源供給装置は、ＰＮＰ型のトランジスタＴｒｉと、電圧
検出回路７と、バッテリＢＡＴと、コンデンサＣ１〜３
と、抵抗Ｒ１及びＲ２と、ダイオードＤ１〜３とを含ん
で構成されている。

本実施例においては、バッテリＢＡＴは従来のそれより
電圧の容量が高いものが使用されている。

さらに、そのバッテリＢＡＴを充電するために充電用の
電源＋１２［ＶＩが設けられている０本実施例では４．
８［ＶＩの電圧容量のバッテリが使用されている。

電圧検出回路７は周知のコンパレータ（比較回路）内Ｊ
ＩＣを用いて構成されており、入力電圧が予め設定され
た基準電圧より下がると出力がオンとなるものである。

トランジスタＴｒ１はバッテリによるバックアップ経路
の接続・遮断を行うスイッチングトランジスタであり、
電圧検出回路７によって駆動されるものである。

抵抗Ｒ２１はトランジスタＴｒｌのベース電流を決定す
るものである。また、抵抗Ｔ２は＋１２［ＶＩの電源の
出力を充電に必要な電圧値に落とす抵抗であり、この値
はバッテリＢＡＴの充電電流によって決まる。

ＤＩ、Ｄ２は逆電流防止用ダイオードであり、バッテリ
ＢＡＴから流れ出る電流が＋１２［ＶＩの電源や端子Ｖ
ＣＣへ流れるのを防止する。Ｄ３は通常動作時の端子Ｖ
ｃｃの電圧を出力端子ＶＢの電圧と同電圧にするダイオ
ードである。

コンデンサＣ１，Ｃ２は夫々＋５［ＶＩ、＋１２［ＶＩ
の電圧変動を防止するものであり、コンデンサＣ３は＋
５［■］の電源の出力が降下し始めて、Ｔｒｌがオンす
るまでのわずかな時間に生じる出力端子Ｖ　Ｂの電圧の
降下防止のために設けられている。

次に、第２図を用いて第１図の回路の動作について説明
する。

第２図は、第１図の各部の動作を示すタイミングチャー
トである。

まず、電源±５　［ＶＩ　、　＋１２　［ＶＩがオフの
場合、電圧検出回路７の出力はオンしているなめ、トラ
ンジスタＴｒ１はオンとなり、バッテリＢＡＴから出力
端子ＶＢへの電力供給が行われる。これは、第２図のＡ
の領域である。

電源投入後、士５［ＶＩに上昇し、電圧検出回路７の基
準電圧を越えると、電圧検出回路７の出力はオフするた
め、トランジスタＴｒｉはオフとなり、出力端子ＶＢに
はバッテリからＢＡＴから電源＋５［ＶＩによる電力供
給へと切換わる。それと同時にバッテリＢ／ＩＴに対し
て電源＋１２　［ＶＩにより充電が行われる。これは第
２図のＢ及びＣの領域である。ただし、第２図のＢの領
域は電源が＋５　［ＶＩから降下し始めてトランジスタ
Ｔｒｉがオンする間のわずかな時間に、出力端子ＶＢへ
の電力供給が全く行われていない状態が生じるおそれが
あるが、コンデンサＣ３によってそれが防止されている
。なお、このとき端子Ｖｃｃの電圧が図示せぬ他の論理
回路等に供給される。

電源切断後、＋５１：ＶＩから降下し、電圧検出回路７
の基準電圧を下回ると、電圧検出回路７の出力はオンと
なるためトランジスタＴｒｉがオンして、出力端子ｖ８
には電源−１−５［ＶＩからバッテリＢＡＴによる電力
供給へど切換わる。これは第２図のＤ及びＥの領域であ
り、Ｅの領域とＡの領域とは同じ状態である。

またＤの領域は上述したＢの領域と同様である。

以上により、出力端子ＶＢの電圧は常に＋５［Ｖ］付近
の値を示すことになる。そして、この出力端子ＶＢの電
圧は図示せぬＤＲＡＭの電′ａ端子に与えられる池に図
示せぬリフレッシュ信号発生回路に入力される。リフレ
ッシュ信号発生回路からはＤ　ＲＡ　Ｍに対してリフレ
ッシュ信号が送出され、それによって、ＤＲＡＭの記憶
内容が保持されるのである。この場合、リフレッシュ信
号はリフレッシュの方式に応じて送出されるのである。

例えば周知のＲ，ＡＳオンリリフレッシュの場合にはＲ
ＡＳ信号がＤＲＡＭに対して与えられるのである。

つまり、本発明によれば、より高い電圧容量のバッテリ
を用い、さらに、充電用の電源を設けているため、バッ
クアップすべきメモリがＤ　ＲＡ　Ｍである場合におい
ても有効にバックアップできるのである。もちろん、バ
ッテリの電圧容量を従来のそれと同等のものにし、かつ
それに応じた充電用の電源を設ければ従来と同様にＳＲ
ＡＭをバックアップすることも可能である。要するにバ
ックアップの対象となるメモリの種類に応じてバッテリ
と充電用電源とを決定すれば、いかなるメモリに対して
も有効にバックアップをすることができるのである。

なお、本実施例においては本発明を半導体ディスク装置
に用いた場合について説明したが、メモリのバックアッ
プが必要な情報処理装置等に用いることも可能であり、
それに限定されないやまた、本実施例においては従来用
いていたツェナダイオードの代りにコンパレータ内蔵の
ＩＣを用いているなめ、基準電圧のばらつきが小さくな
り、電圧の低下の検出も精度よく行うことができるので
ある。

１肌五皇］ 以上説明したように本発明は、従来のものより電圧容量
が高いバッテリを用い、さらにそのバッテリの充電用の
電源を設けることにより、バックアップすべきメモリの
種類にかかわらず、有効にバックアップできるという効
果がある。

【図面の簡単な説明】

第１図は本発明の実施例によるメモリ回路の電源供給装
置の主要部の構成を示す回路図、第２図は第１図の動作
を示すタイミングチャート、第３図は本発明の電源供給
装置を半導体ディスク装置に用いた場合の構成を示すブ
ロック図、第４図は従来の電源供給装置の主要部の構成
を示す回路図である。 主要部分の符号の説明 ７・・・・・・電圧検出回路 Ｔｒｌ・・・・・・トランジスタ ８＾■・・・・・・バッテリ Ｄ１〜３・・・・・・ダイオード Ｃ１〜３・・・・・・コンデンサ

Claims (1)

【特許請求の範囲】
1. （１）通常時の動作電圧を揮発性メモリへ供給する動作
   電源と、前記動作電源の動作電圧が所定値より低くなっ
   たときにこの動作電圧の代りに前記メモリへバックアッ
   プ電圧を供給するバックアップ電源とを含むメモリ回路
   の電源供給装置であって、前記動作電圧が前記所定値よ
   り高いときに前記バックアップ電源の充電を行う充電用
   電源と、前記動作電圧が前記所定値より高いときに前記
   バックアップ電圧の前記メモリへの供給を断とし、前記
   動作電圧が前記所定値より低くなったときに前記バック
   アップ電圧を前記メモリへ供給させるスイッチング手段
   とを有することを特徴とするメモリ回路の電源供給装置
   。