JPS6142174Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、CMOS−RAM等の半導体揮発性
メモリを実質的に不揮発性化するためのメモリバ
ツクアツプ電源回路に関し、特にバツクアツプ用
電池の電圧監視回路を備えるものに関する。

周知のように、例えばマイクロプロセツサ制御
の各種装置においては、制御プログラム等を格納
するメモリとして不揮発性のものが必要である
が、最近では、特に消費電力の少ないCMOS−
RAMをバツクアツプ電源回路によつて不揮発性
化して用いることが良く行なわれている。

この種のメモリバツクアツプ電源回路の従来の
一般的構成を第１図に示す。第１図において、シ
ステム電源１から導出される一対の給電ライン
L₀，L₁のうち、負極（アース）側の給電ライン
L₀はメモリ２の電源端子GNDに直結され、正極
側の給電ラインL₁はトランジスタQ₁を介してメ
モリ２の電源端子Ｖ_DDに繋がる給電ラインL₂に
接続されている。システム電源１による正常な給
電時にはラインL₁，L₀間に所定の一定電圧Ｅ_sが
生じ、そのときL₁，L₀間に抵抗R₁とともに直列
接続されたツエナーダイオードZDがオンし、こ
れにより抵抗R₂を介してトランジスタQ₂がオン
となり、その結果抵抗R₃を介して上記トランジ
スタQ₁がオンするように回路構成されている。
また、トランジスタQ₁よりメモリ２側の給電ラ
インL₂，L₀間に、バツクアツプ用電池３とダイ
オードD₁の直列回路と、抵抗R₄とトランジスタ
Q₃の直列回路とが並列に接続されている。トラ
ンジスタQ₃と抵抗R₄および抵抗R₅からなる回路
は、メモリ２に対するチツプイネイブル信号
を発生する反転回路であつて、メモリセーブ回路
４からメモリセーブ信号を受けてトランジス
タQ₃がオン・オフ制御される。メモリ２は、所
定の電源電圧Ｅ_sがラインL₂，L₀間に印加され、
かつチツプイネイブル信号が低レベル“Ｌ”
のとき、アクセス可能となる。またチツプイネイ
ブル信号が高レベル“Ｈ”になると、ライン
L₂，L₀間に印加される電源電圧がＥ_sよりも相当
抵くなつても、メモリ２の記憶内容が保持され、
かつその電力消費は極微となる。なお、一般の
CMOS−RAMの場合の具体例を述べると、チツ
プイネイブル信号を“Ｌ”にするアクセス時
には、電源電圧Ｖ_DDを5V±５％と非常に高精度
に一定に保つ必要があり、またチツプイネイブル
信号を“Ｈ”にする記憶保持状態では、電源
電圧Ｖ_DDは2V程度まで低下しても問題ない。

また、比較器５はバツクアツプ用電池３の電圧
Ｖ_dを監視するためのもので、システム電源１の
給電ラインL₁，L₀間に直接接続され、システム
電源１からの給電を受けて動作する。比較器５の
反転入力端子に電池３の電圧Ｖ_dが印加されると
ともに、給電ラインL₁，L₀に直列接続された抵
抗R₆，R₇の中間点から取出される電圧Ｖ_rが基準
電圧として非反転入力端子に印加される。また、
この比較器３の出力トランジスタは図示したよう
なオープコレクタ接続されており、その出力端子
（コレクタ）は抵抗R₈を介して給電ラインL₁に接
続されている。

上記構成の動作を説明すると、システム電源１
をオンにして、給電ラインL₁，L₀間に正常に所
定電圧Ｅ_sが生じている状態では、トランジスタ
Q₁がオンし、ラインL₂，L₀を通じてメモリ２に
電圧Ｅ_sが印加され、またこの場合にはメモリセ
ーブ回路４の出力信号が“Ｈ”となり、これ
を受けてトランジスタQ₃がオンし、チツプイネ
イブル信号が“Ｌ”となり、メモリ２はアク
セス可能状態となる。このとき、ダイオードD₁
がカツトオフして電池３は放電されない。

また、システムの動作を停止すべくシステム電
源１をオフにし、給電ラインL₁，L₀間の電圧が
低下すると（ついには零になる）、ツエナーダイ
オードZDがオフし、トランジスタQ₂がオフし、
従つてトランジスタQ₁もオフする。そのため、
ダイオードD₁がオンし、電池３の電圧Ｖ_bがダイ
オードD₁を介してメモリ２に印加され、またこ
の場合、メモリセーブ回路４の出力信号は
“Ｌ”となり、これを受けてトランジスタQ₃がオ
フし、チツプイネイブル信号は“Ｈ“（ライン
L₂と同電位）になる。従つて、メモリ２は記憶
保持状態となり、極めて微量しか電力消費をせず
に、電池３の電圧Ｖ_bが相当低下するまで、メモ
リ２の記憶内容は長時間保持される。

また、システム電源１からの給電時には上記比
較器５が動作し、電池３の電圧Ｖ_bと基準電圧Ｖ_r
とが比較される。そして、電池３の電圧Ｖ_bがメ
モリ２をバツクアツプするに充分で、Ｖ_b＞Ｖ_rの
場合には比較器５の出力は“Ｌ”となり、電池３
がメモリ２のバツクアツプに不充分な程まで消耗
し、Ｖ_b≦Ｖ_rになつた場合、比較器５の出力が
“Ｈ”となり、図示しない駆動回路を介して警報
ランプやブザーが駆動される。

次に、上記従来の回路の問題点について説明す
る。上記の構成では、バツクアツプ用の電池３を
所定のホルダに装着するのを忘れたり、正しく装
着しなくて、電池３を接続する端子間が解放され
た場合に、比較器５から警報信号が出力されない
という欠点があつた。つまり、電池３が接続され
ていなくても、比較器５の入力は極めて高インピ
ーダンスであるため、ダイオードD₁のカツトオ
フ抵抗はほぼ無視され、比較器５の非反転入力端
子（−）への印加電圧Ｖ_bは給電ラインL₂の電圧
Ｅ_sとほぼ等しく、従つてＶ_b＞Ｖ_rとなり、比較
器５の出力は電池電圧が正常な場合と同じく
“Ｌ”となる。

また、電池３を正負逆に装着した場合、Ｖ_b＜
Ｖ_rで一応警報信号が出力されるが、電池３を急
速に消耗してしまう欠点があつた。つまり、多く
の比較器５には静電破壊防止用の保護回路が付設
されており、その一部を点線で図示しているよう
に、反転入力端子と正負の電源端子との間にそれ
ぞれ保護ダイオードが介挿されている。ために、
電池３が逆接続されたとき、比較器５の負電源端
子と反転入力端子間の保護ダイオードを介して電
池３が短絡されてしまい。急速に放電してしま
う。

この考案は上述した従来の欠点を解消すべくな
されたもので、バツクアツプ用の電池が装着され
ていない場合、および電池の接続が逆の場合でも
比較器から警報信号が発せられ、かつ電池を不要
に放電することがないようにしたメモリバツクア
ツプ電源回路を提供するものである。

以下、この考案の実施例を図面に基づいて詳細
に説明する。

第２図はこの考案の第１の実施例を示す。同図
において、システム電源１、メモリ２、電池３、
メモリセーブ回路４、比較器５、給電ライン
L₀，L₁，L₂、トランジスタQ₁，Q₂，Q₃、シエナ
ーダイオードZD、ダイオードD₁、抵抗R₁〜R₅の
接続関係は第１図の従来例とほとんど同じであ
り、異なるのは比較器５の入力回路部分で、その
異なる部分についてのみ説明し、他の部分の説明
は略す。

第２図に示すごとく、バツクアツプ用電池３の
一端と比較器５の反転入力端子（−）とはダイオ
ードD₂が介挿され、そのアノードが電池３側
に、カソードが反転入力端子（−）側に接続され
ている。また、基準電圧Ｖ_rが印加される比較器
５の非反転入力端子（＋）にはダイオードD₃の
アノードが接続され、そのダイオードD₃のカソ
ソードは反転入力端子（−）に接続されている。
従つて、電池３が正しく接続されていれば、電池
３の電圧Ｖ_bはダイオードD₂を介して比較器５の
反転入力端子（−）に印加され、その印加電圧
は、ダイオードD₂による電圧降下をＶ_thとする
と、（Ｖ_b−Ｖ_th）となる。この電圧（Ｖ_b−Ｖ_th）
と非反転入力端子（＋）に印加される基準電圧Ｖ
_rとが比較器５で比較され、電池３の電圧Ｖ_bがメ
モリ２をバツクアツプするのに充分で（Ｖ_b−Ｖ_t
ｈ）＞Ｖ_rのとき、比較器５の出力は“Ｌ”とな
り、電池３の電圧Ｖ_bが低下し（Ｖ_b−Ｖ_th）≦Ｖ_r
となると、比較器５の出力が“Ｈ”となり、警報
信号が出力されるのである。

また本考案の回路においては、上記のようにダ
イオードD₂，D₃を設けたことにより、電池３が
装着されておらず、電池３の接続端子が解放され
た場合、給電ラインL₁から抵抗R₆、ダイオード
D₃を通して電流が流れ、比較器５の非反転入力
端子（＋）の印加電圧をＶ_rとすると、反転入力
端子（−）の印加電圧はＶ_rからダイオードD₃の
電圧降下を差し引いた値となり、従つて比較器５
の出力は“Ｈ”となり、警報信号が出力される。

また、電池３が正負逆に接続された場合、図の
点線で示したように、比較器５の負電源端子Ｇと
反転入力端子（−）との間に保護ダイオードが介
挿されていても、ダイオードD₂が存在するた
め、逆接続された電池３を短絡するような閉回路
は形成されず。従つて電池３が急速に放電するよ
うなことはない。また同時に、給電ラインL₁か
ら抵抗R₆、ダイオードD₃を通して電流が流れる
ため、上記と同様に、比較器５の反転入力端子
（−）の電圧は非反転入力端子（＋）の電圧より
ダイオードD₃の電圧降下分だけ低くなり、従つ
て比較器５の出力は“Ｈ”となり、警報信号が出
力される。

第３図はこの考案の他の実施例を示す。第３図
の回路において第２図の回路と異なる部分を中心
に説明する。第３図の回路では、比較器５の正電
端子Ｖ_cは給電ラインL₂に接続され、また負電源
端子ＧはトランジスタQ₂のコレクタ側Ｐに接続
され、ラインL₂と点Ｐ間から給電を受けて動作
する。また、基準電圧Ｖ_rを作る抵抗R₆，R₇もラ
インL₂と点Ｐ間に接続されている。また、比較
器５の出力端子（オーブンコレクタ形の出力トラ
ンジスタのコレクタ）はその順方向の出力電流の
みを許容するダイオードD₄と抵抗R₈を介して給
電ラインL₁に接続されている。また第２図と同
様に、電池３の一端と比較器５の反転入力端子
（−）との間にダイオードD₂が接続され、非反転
入力端子（＋）と反転入力端子（−）はダイオー
ドD₃で結ばれている。

さらに第３図の回路では、メモリセーブ回路４
の出力信号を抵抗R₂を介してトランジスタQ₂
のベースに印加し、このメモリセーブ信号に
よつてトランジスタQ₂をオン，オフし、もつて
トランジスタQ₁をオン，オフするように構成し
ている。また、上記トランジスタQ₃をなくし、
トランジスタQ₂のコレクタ側Ｐからメモリ２の
チツプイネイブル信号を得るようにしてい
る。つまり、メモリ、メモリセーブ信号が
“Ｈ”となり、トランジスタQ₁，Q₂がオンし、シ
ステム電源１からメモリ２に給電するアクセス時
にはチツプイネイブル信号はトランジスタQ₂
を通じて“Ｌ”となる。反対に、メモリセーブ信
号が“Ｌ”となり、トランジスタQ₁，Q₂がオ
フするメモリバツクアツプ時には、チツプイネイ
ブル信号が抵抗R₆，R₇を通じて“Ｈ”とな
る。さらに、給電ラインL₀，L₁間にコンデンサ
ＣとこのコンデンサＣの充電を許容するダイオー
ドD₅を直列接続し、コンデンサＣおよびダイオ
ードD₂の接続点とラインL₂間にコンデンサＣの
放電を許容するダイオードD₆を接続している。
そしてバツクアツプ時に電池３を交換する場合、
コンデンサＣに充電された電圧がメモリ２に印加
され、比較的短時間ではあるが、メモリ２を記憶
保持状態に維持する。

上記の構成において、システム電源１の給電時
（メモリ２のアクセス時）にはトランジスタQ₁，
Q₂がオンするので、給電ラインL₂は給電ライン
L₁とほぼ同電位になり、また点Ｐは給電ライン
L₀とほぼ同電位となる。従つて、ラインL₂と点
Ｐ間にはシステム電源１の出力電圧Ｅ_sにほぼ等
しい電圧が生じ、この電圧を動作電源として比較
器５が動作し、電池３の電圧監視を行なう。その
際、前述したダイオードD₂，D₃の作用により、
電池３の接続忘れや逆接続時にも問題なく警報信
号が出力される。

またシステム電源１がオフし、電池３によりメ
モリ２を記憶保持状態にバツクアツプする場合に
は、前述したようにトランジスタQ₁，Q₂はオフ
する。従つて、給電ラインL₂と点Ｐ間には電圧
は生じず、比較器５は動作しないとともに、トラ
ンジスタQ₂がオフして極めて高インピーダンス
になつているので、点Ｐはアース側の給電ライン
L₀から電気的に分離された状態となる。そのた
め、比較器５の入力回路に図示したように保護ダ
イオードが介挿されていても、比較器５の電源端
子がラインL₀から電気的に浮いていることにな
り、電池３とシステム電源１の内部インピーダン
スを結ぶ閉回路は形成されず、電池３のリーク電
流はなくなり、電池３の不必要な消耗を防止する
ことができる。

以上詳細に説明したように、この考案によれ
ば、メモリバツクアツプ電源回路において、バツ
クアツプ用電池の電圧を監視する比較器の入力回
路に２つのダイオードを設けるという極めて簡単
な構成により、電池の接続忘れや逆接続に対して
も警報信号が出力され、電池を急速に放電してし
まうこともなくなる。

【図面の簡単な説明】

第１図は従来のメモリバツクアツプ電源回路の
回路図、第２図は本考案の第１の実施例によるメ
モリバツクアツプ電源回路の回路図、第３図は本
考案の他の実施例の回路図である。 １……システム電源、２……メモリ、３……バ
ツクアツプ用電池、５……比較器、D₂……第１
のダイオード、D₃……第２のダイオード。

Claims (1)

【実用新案登録請求の範囲】
1. システム電源からの非給電時に電池によりメモ
   リをバツクアツプして記憶保持状態に維持すると
   ともに、上記電池の電圧を基準電圧と比較する電
   池電圧監視用の比較器を備えるものにおいて、上
   記バツクアツプ用電池の監視電圧導出点に第１の
   ダイオードのアノード側を接続するとともに、上
   記比較器の基準電圧が印加される入力端子に第２
   のダイオード側を接続し、これら第１および第２
   のダイオードのカソードを共通に上記比較器の比
   較入力端子に接続したことを特徴とするメモリバ
   ツクアツプ電源回路。