JP2515950Y2 - バックアップ電源の電圧低下検出回路 - Google Patents
バックアップ電源の電圧低下検出回路Info
- Publication number
- JP2515950Y2 JP2515950Y2 JP2635190U JP2635190U JP2515950Y2 JP 2515950 Y2 JP2515950 Y2 JP 2515950Y2 JP 2635190 U JP2635190 U JP 2635190U JP 2635190 U JP2635190 U JP 2635190U JP 2515950 Y2 JP2515950 Y2 JP 2515950Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- main power
- backup power
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、主電源がオフのときバックアップ電源によ
って負荷に電力を供給するようにしたバックアップ機構
におけるバックアップ電源の電圧低下を検出する回路に
関する。
って負荷に電力を供給するようにしたバックアップ機構
におけるバックアップ電源の電圧低下を検出する回路に
関する。
例えばメモリなどのICにおいては、これを駆動する主
電源が停電になどによって停止した場合、バックアップ
電源によってこれをバックアップできるようにしてあ
る。
電源が停電になどによって停止した場合、バックアップ
電源によってこれをバックアップできるようにしてあ
る。
しかしながら、このバックアップ電源から供給される
電圧が所定の値よりも低下すると、メモリ内容に異常が
生じ、正常なデータとして使用することができなくなっ
てしまう。
電圧が所定の値よりも低下すると、メモリ内容に異常が
生じ、正常なデータとして使用することができなくなっ
てしまう。
そこで、従来においては、第３図に示すようにメモリ
などの負荷31をバックアップするためのバックアップ電
源32の電圧を抵抗33を介してコンパレータ34の一方の入
力端子34Aに入力すると共に、コンパレータ34の他方の
入力端子34Bに抵抗35,36によって適宜分圧された基準電
源37からの比較電圧を入力するようにし、コンパレータ
34からのコンパレータ出力がハイレベルになったことを
CPU38で検出し、バックアップ電源32の電圧が所定の電
圧よりも低下したことを確認できるようにしていた。な
お、39は主電源である。
などの負荷31をバックアップするためのバックアップ電
源32の電圧を抵抗33を介してコンパレータ34の一方の入
力端子34Aに入力すると共に、コンパレータ34の他方の
入力端子34Bに抵抗35,36によって適宜分圧された基準電
源37からの比較電圧を入力するようにし、コンパレータ
34からのコンパレータ出力がハイレベルになったことを
CPU38で検出し、バックアップ電源32の電圧が所定の電
圧よりも低下したことを確認できるようにしていた。な
お、39は主電源である。
しかしながら、上記第３図に示した従来技術によれ
ば、主電源39がオフになると、コンパレータ34の入力イ
ンピーダンスが低下し、その結果、バックアップ電源32
から抵抗33を介して電流が流出し、バックアップ電源32
の消耗が激しくなり、その寿命が低下するといった不都
合がある。
ば、主電源39がオフになると、コンパレータ34の入力イ
ンピーダンスが低下し、その結果、バックアップ電源32
から抵抗33を介して電流が流出し、バックアップ電源32
の消耗が激しくなり、その寿命が低下するといった不都
合がある。
本考案は、上述の事柄に留意してなされたもので、そ
の目的とするところは、バックアップ電源を殆ど消耗さ
せることがないバックアップ電源の電圧低下検出回路を
提供することにある。
の目的とするところは、バックアップ電源を殆ど消耗さ
せることがないバックアップ電源の電圧低下検出回路を
提供することにある。
上記目的を達成するため、本考案においては、次の二
つの手段を採用している。すなわち、 第１の考案に係るバックアップ電源の電圧低下検出回
路は、負荷に対して主電源ラインを介して主電源を接続
するとともに、バックアップ電源ラインを介してバック
アップ電源を接続し、前記主電源ラインにサイリスタの
アノードを接続し、このサイリスタのゲートにトランジ
スタのコレクタを接続し、このトランジスタのエミッタ
を前記バックアップ電源ラインに接続するとともに、そ
の接続点にコンデンサの一端側を接続して、前記主電源
がオフのときには前記コンデンサが前記バックアップ電
源によって充電されるようにし、前記主電源がオフから
オンになったときにおける前記バックアップ電源の電圧
が、前記主電源がオフからオンになったときに前記トラ
ンジスタのベースに印加される電圧からトランジスタの
ベース・エミッタ順方向電圧降下分を引いた大きさを下
回っていた場合、トランジスタがオンし、これによって
前記サイリスタがターンオンすることに基づいて前記バ
ックアップ電源の電圧低下を検出するようにしたことを
特徴としている。
つの手段を採用している。すなわち、 第１の考案に係るバックアップ電源の電圧低下検出回
路は、負荷に対して主電源ラインを介して主電源を接続
するとともに、バックアップ電源ラインを介してバック
アップ電源を接続し、前記主電源ラインにサイリスタの
アノードを接続し、このサイリスタのゲートにトランジ
スタのコレクタを接続し、このトランジスタのエミッタ
を前記バックアップ電源ラインに接続するとともに、そ
の接続点にコンデンサの一端側を接続して、前記主電源
がオフのときには前記コンデンサが前記バックアップ電
源によって充電されるようにし、前記主電源がオフから
オンになったときにおける前記バックアップ電源の電圧
が、前記主電源がオフからオンになったときに前記トラ
ンジスタのベースに印加される電圧からトランジスタの
ベース・エミッタ順方向電圧降下分を引いた大きさを下
回っていた場合、トランジスタがオンし、これによって
前記サイリスタがターンオンすることに基づいて前記バ
ックアップ電源の電圧低下を検出するようにしたことを
特徴としている。
第２の考案に係るバックアップ電源の電圧低下検出回
路は、負荷に対して主電源ラインを介して主電源を接続
するとともに、この主電源によって充電され主電源がオ
フのとき前記負荷をバックアップするコンデンサを設
け、前記主電源ラインにサイリスタのアノードを接続
し、このサイリスタのゲートにトランジスタのコレクタ
を接続し、このトランジスタのエミッタを前記コンデン
サの一端に接続して、前記主電源がオフからオンになっ
たときにおける前記コンデンサの電圧が、前記主電源が
オフからオンになったときに前記トランジスタのベース
に印加される電圧からトランジスタのベース・エミッタ
順方向電圧降下分を引いた大きさを下回っていた場合、
トランジスタがオンし、これによって前記サイリスタが
ターンオンすることに基づいてバックアップ電源として
の前記コンデンサの電圧低下を検出するようにしたこと
を特徴としている。
路は、負荷に対して主電源ラインを介して主電源を接続
するとともに、この主電源によって充電され主電源がオ
フのとき前記負荷をバックアップするコンデンサを設
け、前記主電源ラインにサイリスタのアノードを接続
し、このサイリスタのゲートにトランジスタのコレクタ
を接続し、このトランジスタのエミッタを前記コンデン
サの一端に接続して、前記主電源がオフからオンになっ
たときにおける前記コンデンサの電圧が、前記主電源が
オフからオンになったときに前記トランジスタのベース
に印加される電圧からトランジスタのベース・エミッタ
順方向電圧降下分を引いた大きさを下回っていた場合、
トランジスタがオンし、これによって前記サイリスタが
ターンオンすることに基づいてバックアップ電源として
の前記コンデンサの電圧低下を検出するようにしたこと
を特徴としている。
上記前者の構成によれば、バックアップ電源の電圧低
下の検出に際しては、バックアップ電源はコンデンサを
充電するだけであり、従って、バックアップ電源が徒に
消耗されることがない。
下の検出に際しては、バックアップ電源はコンデンサを
充電するだけであり、従って、バックアップ電源が徒に
消耗されることがない。
また、上記後者の構成によれば、コンデンサがバック
アップ電源を兼ねているので、構成がより簡単になる。
アップ電源を兼ねているので、構成がより簡単になる。
以下、本考案の実施例を図面に基づいて説明する。
第１図は本考案に係るバックアップ電源の電圧低下検
出回路の一例を示す構成図で、この図において、１は主
電源である。２は負荷としてのメモリで、主電源ライン
３を介して主電源１から所定の電力が常時供給されるよ
うにしてある。４はバックアップ電源としての電池（以
下、バッテリと云う）で、主電源１または主電源ライン
３の何れかに異常があったとき（以下、主電源オフと云
う）、バックアップ電源ライン５を介してメモリ２に所
定の電力を供給するものであり、他端側が接地されてい
る。
出回路の一例を示す構成図で、この図において、１は主
電源である。２は負荷としてのメモリで、主電源ライン
３を介して主電源１から所定の電力が常時供給されるよ
うにしてある。４はバックアップ電源としての電池（以
下、バッテリと云う）で、主電源１または主電源ライン
３の何れかに異常があったとき（以下、主電源オフと云
う）、バックアップ電源ライン５を介してメモリ２に所
定の電力を供給するものであり、他端側が接地されてい
る。
６はコンデンサで、その一端側はバックアップ電源ラ
イン５に接続され、他端側は接地されている。そして、
このコンデンサ６とバックアップ電源ライン５との接続
点Ａの両側のバックアップ電源ライン５には逆流防止用
のダイオード7,8が介装されている。
イン５に接続され、他端側は接地されている。そして、
このコンデンサ６とバックアップ電源ライン５との接続
点Ａの両側のバックアップ電源ライン５には逆流防止用
のダイオード7,8が介装されている。
９は主電源ライン３とバックアップ電源ライン５との
間に介装されるスイッチング素子としてのトランジスタ
で、そのベース9Bは抵抗10を介して主電源ライン３に接
続され、そのエミッタ9Eは接続点Ａに接続され、そのコ
レクタ9Cは後述するサイリスタ12のゲート12Gに接続さ
れている。11はツェナーダイオードで、その一端側がト
ランジスタ９のベース9Bと抵抗10との間の点Ｂに接続さ
れると共に他端側が接地され、トランジスタ９のベース
電位を一定化させるもので、主電源１がオフからオンに
なったときの前記Ｂ点の電位を、バックアップ用電源４
の電圧低下検出のための基準電位としている。
間に介装されるスイッチング素子としてのトランジスタ
で、そのベース9Bは抵抗10を介して主電源ライン３に接
続され、そのエミッタ9Eは接続点Ａに接続され、そのコ
レクタ9Cは後述するサイリスタ12のゲート12Gに接続さ
れている。11はツェナーダイオードで、その一端側がト
ランジスタ９のベース9Bと抵抗10との間の点Ｂに接続さ
れると共に他端側が接地され、トランジスタ９のベース
電位を一定化させるもので、主電源１がオフからオンに
なったときの前記Ｂ点の電位を、バックアップ用電源４
の電圧低下検出のための基準電位としている。
12はラッチ素子としてのサイリスタで、そのアノード
12Aは主電源ライン３に接続され、そのゲート12Gはトラ
ンジスタ９のコレクタ9Cに接続され、そのカソード12C
は抵抗13を介して接地されている。14はCPUのパラレル
入力ポートで、サイリスタ12のカソード12Cと抵抗13と
の間の点Ｃに接続されている。
12Aは主電源ライン３に接続され、そのゲート12Gはトラ
ンジスタ９のコレクタ9Cに接続され、そのカソード12C
は抵抗13を介して接地されている。14はCPUのパラレル
入力ポートで、サイリスタ12のカソード12Cと抵抗13と
の間の点Ｃに接続されている。
次に上記構成の動作について説明すると、主電源オフ
のとき、ダイオード7,8を介してバッテリ４からバック
アップ用電力がメモリ２に供給されると共に、コンデン
サ６はバッテリ４の起電力V4からダイオード７の順方向
電圧降下分V7を引いた電圧（V4−V7）で充電される。
のとき、ダイオード7,8を介してバッテリ４からバック
アップ用電力がメモリ２に供給されると共に、コンデン
サ６はバッテリ４の起電力V4からダイオード７の順方向
電圧降下分V7を引いた電圧（V4−V7）で充電される。
そして、主電源オフから主電源オンになると、トラン
ジスタ９のベース9Bにはツェナーダイオード11によって
安定化された基準電位（ベース電圧）V11が印加される
が、コンデンサ６の充電電位E6とトランジスタ９のベー
ス・エミッタ順方向電圧降下分VBEとを加えた電圧（E6
＋VBE）が前記ベース電圧V11よりも小さくなると、つま
り、E6＋VBE＜V11となると、トランジスタ９のベース9B
およびエミッタ9Eを介して線路15にコンデンサ６を充電
するための電流ｉが流れる。その結果、トランジスタ９
のコレクタ9Cにコレクタ電流が流れ、サイリスタ12のゲ
ート12Gがトリガされるので、サイリスタ12は導通状態
になり、これによって、バックアップ切れ信号Ｓがハイ
レベルとなり、これが図示してないCPUによって検出さ
れる。
ジスタ９のベース9Bにはツェナーダイオード11によって
安定化された基準電位（ベース電圧）V11が印加される
が、コンデンサ６の充電電位E6とトランジスタ９のベー
ス・エミッタ順方向電圧降下分VBEとを加えた電圧（E6
＋VBE）が前記ベース電圧V11よりも小さくなると、つま
り、E6＋VBE＜V11となると、トランジスタ９のベース9B
およびエミッタ9Eを介して線路15にコンデンサ６を充電
するための電流ｉが流れる。その結果、トランジスタ９
のコレクタ9Cにコレクタ電流が流れ、サイリスタ12のゲ
ート12Gがトリガされるので、サイリスタ12は導通状態
になり、これによって、バックアップ切れ信号Ｓがハイ
レベルとなり、これが図示してないCPUによって検出さ
れる。
つまり、コンデンサ６の充電電位E6が、トランジスタ
９のベース電位EBからトランジスタ９のベース・エミッ
タ順方向電圧降下分VBEを引いた値を下回ると、すなわ
ち、E6＜EB−VBEになると、バックアップ切れ信号Ｓが
ハイレベルとなるのである。
９のベース電位EBからトランジスタ９のベース・エミッ
タ順方向電圧降下分VBEを引いた値を下回ると、すなわ
ち、E6＜EB−VBEになると、バックアップ切れ信号Ｓが
ハイレベルとなるのである。
このようにバックアップ切れ信号Ｓがハイレベルにな
るということは、コンデンサ６の充電電位E6に低下が生
じたので、メモリ２のバックアップが正常に行われてい
ないことを意味し、CPU14からは所定のアラームが発せ
られる。
るということは、コンデンサ６の充電電位E6に低下が生
じたので、メモリ２のバックアップが正常に行われてい
ないことを意味し、CPU14からは所定のアラームが発せ
られる。
なお、E6≧EB−VBEであるときは、前記バックアップ
切れ信号Ｓがハイレベルにならず、この場合、コンデン
サ６は所定のバックアップ電位を有していることは云う
までもない。
切れ信号Ｓがハイレベルにならず、この場合、コンデン
サ６は所定のバックアップ電位を有していることは云う
までもない。
上述の説明から理解されるように、本考案に係るバッ
クアップ電源の電圧低下検出回路においては、バックア
ップ電源としてのバッテリ４の電圧低下の検出するに際
して、バッテリ４はコンデンサ６を充電するだけであ
り、バッテリ４から電流が流出することがないからバッ
テリ４が徒に消耗されることがない。
クアップ電源の電圧低下検出回路においては、バックア
ップ電源としてのバッテリ４の電圧低下の検出するに際
して、バッテリ４はコンデンサ６を充電するだけであ
り、バッテリ４から電流が流出することがないからバッ
テリ４が徒に消耗されることがない。
第２図は本考案の他の実施例に係るバックアップ電源
の電圧低下検出回路の構成を示す図で、この図におい
て、第１図における符号と同一符号は同一物または相当
物を示す。
の電圧低下検出回路の構成を示す図で、この図におい
て、第１図における符号と同一符号は同一物または相当
物を示す。
そして、この実施例における構成が前記第１図に示す
先の実施例の構成と大きく異なるところは、バッテリ４
をなくすと共に、コンデンサ６に代えて、これよりも容
量が大きいコンデンサ16を用いた点にある。すなわち、
コンデンサ16はその一端側が前記点Ａに接続され他端側
が接地されるようにして設けられ、主電源ライン３と点
Ａとの間を抵抗17を有する充電用ライン18によって接続
したのである。
先の実施例の構成と大きく異なるところは、バッテリ４
をなくすと共に、コンデンサ６に代えて、これよりも容
量が大きいコンデンサ16を用いた点にある。すなわち、
コンデンサ16はその一端側が前記点Ａに接続され他端側
が接地されるようにして設けられ、主電源ライン３と点
Ａとの間を抵抗17を有する充電用ライン18によって接続
したのである。
このように構成した場合、主電源オンのとき、コンデ
ンサ16は主電源１によって充電される。そして、主電源
オフのときは前記実施例と同様にバックアップ電源とし
てのコンデンサ16からは電流が流出しないからその消耗
が生じることはない。そして、この構成によれば、バッ
テリを設けない分だけ構成が簡単になるといった利点が
ある。
ンサ16は主電源１によって充電される。そして、主電源
オフのときは前記実施例と同様にバックアップ電源とし
てのコンデンサ16からは電流が流出しないからその消耗
が生じることはない。そして、この構成によれば、バッ
テリを設けない分だけ構成が簡単になるといった利点が
ある。
以上説明したように、本考案においては、バックアッ
プ電源の電位チェックの際、バックアップ用電源から電
流が流出することがないから、このバックアップ用電源
が徒に消耗されることがなくなり、その寿命が伸びる。
プ電源の電位チェックの際、バックアップ用電源から電
流が流出することがないから、このバックアップ用電源
が徒に消耗されることがなくなり、その寿命が伸びる。
第１図は本考案の一実施例に係るバックアップ電源の電
圧低下検出回路の構成図である。 第２図は本考案の他の実施例に係るバックアップ電源の
電圧低下検出回路の構成図である。 第３図は従来例を示す構成図である。 １…主電源、２…負荷、３…主電源ライン、４…バック
アップ電源、５…バックアップ電源ライン、６…コンデ
ンサ、９…トランジスタ、9B…ベース、9C…コレクタ、
9E…エミッタ、12…サイリスタ、12A…アノード、12G…
ゲート、16…コンデンサ、Ａ…接続点、ｉ…充電電流。
圧低下検出回路の構成図である。 第２図は本考案の他の実施例に係るバックアップ電源の
電圧低下検出回路の構成図である。 第３図は従来例を示す構成図である。 １…主電源、２…負荷、３…主電源ライン、４…バック
アップ電源、５…バックアップ電源ライン、６…コンデ
ンサ、９…トランジスタ、9B…ベース、9C…コレクタ、
9E…エミッタ、12…サイリスタ、12A…アノード、12G…
ゲート、16…コンデンサ、Ａ…接続点、ｉ…充電電流。
Claims (2)
- 【請求項１】負荷に対して主電源ラインを介して主電源
を接続するとともに、バックアップ電源ラインを介して
バックアップ電源を接続し、前記主電源ラインにサイリ
スタのアノードを接続し、このサイリスタのゲートにト
ランジスタのコレクタを接続し、このトランジスタのエ
ミッタを前記バックアップ電源ラインに接続するととも
に、その接続点にコンデンサの一端側を接続して、前記
主電源がオフのときには前記コンデンサが前記バックア
ップ電源によって充電されるようにし、前記主電源がオ
フからオンになったときにおける前記バックアップ電源
の電圧が、前記主電源がオフからオンになったときに前
記トランジスタのベースに印加される電圧からトランジ
スタのベース・エミッタ順方向電圧降下分を引いた大き
さを下回っていた場合、トランジスタがオンし、これに
よって前記サイリスタがターンオンすることに基づいて
前記バックアップ電源の電圧低下を検出するようにした
ことを特徴とするバックアップ電源の電圧低下検出回
路。 - 【請求項２】負荷に対して主電源ラインを介して主電源
を接続するとともに、この主電源によって充電され主電
源がオフのとき前記負荷をバックアップするコンデンサ
を設け、前記主電源ラインにサイリスタのアノードを接
続し、このサイリスタのゲートにトランジスタのコレク
タを接続し、このトランジスタのエミッタを前記コンデ
ンサの一端に接続して、前記主電源がオフからオンにな
ったときにおける前記コンデンサの電圧が、前記主電源
がオフからオンになったときに前記トランジスタのベー
スに印加される電圧からトランジスタのベース・エミッ
タ順方向電圧降下分を引いた大きさを下回っていた場
合、トランジスタがオンし、これによって前記サイリス
タがターンオンすることに基づいてバックアップ電源と
しての前記コンデンサの電圧低下を検出するようにした
ことを特徴とするバックアップ電源の電圧低下検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2635190U JP2515950Y2 (ja) | 1990-03-15 | 1990-03-15 | バックアップ電源の電圧低下検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2635190U JP2515950Y2 (ja) | 1990-03-15 | 1990-03-15 | バックアップ電源の電圧低下検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03119223U JPH03119223U (ja) | 1991-12-09 |
| JP2515950Y2 true JP2515950Y2 (ja) | 1996-11-06 |
Family
ID=31529252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2635190U Expired - Lifetime JP2515950Y2 (ja) | 1990-03-15 | 1990-03-15 | バックアップ電源の電圧低下検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515950Y2 (ja) |
-
1990
- 1990-03-15 JP JP2635190U patent/JP2515950Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03119223U (ja) | 1991-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5811895A (en) | Power supply circuit for use with a battery and an AC power adaptor | |
| US5523669A (en) | Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed | |
| JP2515950Y2 (ja) | バックアップ電源の電圧低下検出回路 | |
| JPS6234343Y2 (ja) | ||
| JPS6117477Y2 (ja) | ||
| JPS60183945A (ja) | バツクアツプ回路 | |
| JPH0724918Y2 (ja) | 電池用定電圧電源装置 | |
| JPH0724907Y2 (ja) | 入力保護回路 | |
| KR950002023B1 (ko) | 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로 | |
| JPH0379937B2 (ja) | ||
| JPH0435942Y2 (ja) | ||
| JPS5826049B2 (ja) | リセット信号発生回路 | |
| JPH10240359A (ja) | 逆流防止回路 | |
| JP2685821B2 (ja) | 電池充電装置 | |
| JPH0122367Y2 (ja) | ||
| JP2000184610A (ja) | バッテリ―過放電防止装置及び過放電防止装置を有するバッテリ―パック | |
| JPH0311745Y2 (ja) | ||
| JPH0313784Y2 (ja) | ||
| JPS62152338A (ja) | バツテリ−バツクアツプ回路 | |
| JPH04211A (ja) | 半導体スイッチ | |
| JPS6338690Y2 (ja) | ||
| JPS61139230A (ja) | 充放電装置 | |
| JPH10136586A (ja) | 電源装置 | |
| JPH0615114U (ja) | 電池パック | |
| JPS6013429A (ja) | 電池電圧低下検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |