JPS6338690Y2 - - Google Patents
Info
- Publication number
- JPS6338690Y2 JPS6338690Y2 JP3117384U JP3117384U JPS6338690Y2 JP S6338690 Y2 JPS6338690 Y2 JP S6338690Y2 JP 3117384 U JP3117384 U JP 3117384U JP 3117384 U JP3117384 U JP 3117384U JP S6338690 Y2 JPS6338690 Y2 JP S6338690Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- inverter
- diode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000005669 field effect Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 2
- 101100449818 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ECM4 gene Proteins 0.000 description 1
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 1
- 101100449817 Schizosaccharomyces pombe (strain 972 / ATCC 24843) gto2 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案は、半導体スイツチング素子を用いる
インバータの過電流保護装置に関する。
インバータの過電流保護装置に関する。
従来のこの種の過電流保護装置としては第１図
に示すものがあつた。同図において、１０は自励
式のインバータ、例えば、トランジスタインバー
タであつて、正負直流端子（正極端子Ｐと負極端
子Ｎ）を通して図示しない直流電源から直流電力
を受け、これを交流電力に変換して交流出力端子
ACから図示しない交流負荷に供給する。１１は
コンデンサ、１２はNPN形のトランジスタ、１
３はダイオード、１４は電流検出器、１５はベー
ス電流制御器であつて、これらにより過電流保護
装置が構成されている。トランジスタ１２はダイ
オード１３に対して逆並列に接続されており、こ
の逆並列回路を介してコンデンサ１１が正極端子
Ｐと負極端子Ｎとの間に挿入されている。ベース
電流制御器１５は電流検出器１４が所定の過電流
レベルを越える電流を検出した時の動作出力をオ
フ指令として受け、該オフ指令を受けるまではト
ランジスタ１２にベース電流を供給する構成とな
つている。
に示すものがあつた。同図において、１０は自励
式のインバータ、例えば、トランジスタインバー
タであつて、正負直流端子（正極端子Ｐと負極端
子Ｎ）を通して図示しない直流電源から直流電力
を受け、これを交流電力に変換して交流出力端子
ACから図示しない交流負荷に供給する。１１は
コンデンサ、１２はNPN形のトランジスタ、１
３はダイオード、１４は電流検出器、１５はベー
ス電流制御器であつて、これらにより過電流保護
装置が構成されている。トランジスタ１２はダイ
オード１３に対して逆並列に接続されており、こ
の逆並列回路を介してコンデンサ１１が正極端子
Ｐと負極端子Ｎとの間に挿入されている。ベース
電流制御器１５は電流検出器１４が所定の過電流
レベルを越える電流を検出した時の動作出力をオ
フ指令として受け、該オフ指令を受けるまではト
ランジスタ１２にベース電流を供給する構成とな
つている。
次に、この過電流保護装置の動作について説明
する。
する。
インバータ１０の正常運転時には、コンデンサ
１１はダイオード１３を通して充電されている。
インバータ１０に直流短絡が発生すると、コンデ
ンサ１１はインバータ１０−電流検出器１４−ト
ランジスタ１２の経路を通して電荷を瞬時に放電
し、いわゆる過電流がこの経路に流れることにな
り、この過電流が電流検出器１４で検出され、そ
の動作出力を受けてベース電流制御器１５がベー
ス電流の供給をしや断する。この為、トランジス
タ１２はオフし、コンデンサ１１の放電は停止さ
れ、インバータ１０の過電流が抑制される。
１１はダイオード１３を通して充電されている。
インバータ１０に直流短絡が発生すると、コンデ
ンサ１１はインバータ１０−電流検出器１４−ト
ランジスタ１２の経路を通して電荷を瞬時に放電
し、いわゆる過電流がこの経路に流れることにな
り、この過電流が電流検出器１４で検出され、そ
の動作出力を受けてベース電流制御器１５がベー
ス電流の供給をしや断する。この為、トランジス
タ１２はオフし、コンデンサ１１の放電は停止さ
れ、インバータ１０の過電流が抑制される。
このようにして、インバータ１０の直流短絡に
対する保護が行われるが、過電流の発生を検出す
る為の電流検出器１４が過電流を検出して出力す
るまでトランジスタ１２を充分オン状態に維持し
ておく必要から、トランジスタ１２には必要最小
限のベース電流を越える比較的大きなベース電流
を供給する必要があり、この為、トランジスタ１
２をターンオフさせるのに要するターンオフ時間
が長くなり、インバータの上記過電流に対する保
護協調が難しく、信頼性を欠く結果を招くと云う
問題があつた。
対する保護が行われるが、過電流の発生を検出す
る為の電流検出器１４が過電流を検出して出力す
るまでトランジスタ１２を充分オン状態に維持し
ておく必要から、トランジスタ１２には必要最小
限のベース電流を越える比較的大きなベース電流
を供給する必要があり、この為、トランジスタ１
２をターンオフさせるのに要するターンオフ時間
が長くなり、インバータの上記過電流に対する保
護協調が難しく、信頼性を欠く結果を招くと云う
問題があつた。
この考案は、上記した従来の問題点に鑑みてな
されたもので、コンデンサと直列に挿入される半
導体スイツチを電界効果形トランジスタとしてこ
れに直列にゲートターンオフサイリスタを接続
し、電界効果形トランジスタのドレイン・ソース
間の電圧を監視してその電圧レベルからインバー
タ直流短絡による過電流を判定する構成とするこ
とにより、従来に比し、上記半導体スイツチの所
要ターンオフ時間を短縮し、保護の信頼性を高め
ることができるインバータの過電流保護装置を提
案するものである。
されたもので、コンデンサと直列に挿入される半
導体スイツチを電界効果形トランジスタとしてこ
れに直列にゲートターンオフサイリスタを接続
し、電界効果形トランジスタのドレイン・ソース
間の電圧を監視してその電圧レベルからインバー
タ直流短絡による過電流を判定する構成とするこ
とにより、従来に比し、上記半導体スイツチの所
要ターンオフ時間を短縮し、保護の信頼性を高め
ることができるインバータの過電流保護装置を提
案するものである。
以下、この考案の一実施例を図について説明す
る。
る。
第２図において、２１はゲートターンオフサイ
リスタ（以下、GTOと略記する）、２２は電界効
果形トランジスタ（以下、FETと略記する）で
あつて、両者は直列接続されてダイオード１３に
対し逆並列に接続されており、この直列体とダイ
オード１３との逆並列回路を介してコンデンサ１
１が正極端子Ｐと負極端子Ｎ間に挿入されてい
る。２３は抵抗とコンデンサからなるインピーダ
ンス素子であつて、GTO２１のゲート・アノー
ド間に挿入されている。２４は複数のダイオード
を直列接続してなるダイオード直列体であつて、
GTO２１のゲートとFET２２のソースとの間に
挿入されている。２５は電圧検出器であつて、
FET２２のドレイン・ソース間の電圧を検出し、
該電圧が所定の電圧レベルに達した場合に出力し
てオフ指令をゲート制御器２６に供給する。ゲー
ト制御器２６は電圧検出器２５からオフ指令を受
けるまではFET２２にオンゲート信号を供給し、
上記オフ指令を受けるとオフゲート信号をFET
２２に供給する。FET２２のゲート・ソース間
電圧VGSは、第３図に示す静特性の必要最小限の
電圧値VGS1に選定し、ドレイン・ソース間電圧
VDS1が所定の点Ｂで示す電圧レベルまで、上昇し
た場合に電圧検出器２５が動作するように構成す
る。他の構成は第１図のものと同じであるので同
一符号を付してある。
リスタ（以下、GTOと略記する）、２２は電界効
果形トランジスタ（以下、FETと略記する）で
あつて、両者は直列接続されてダイオード１３に
対し逆並列に接続されており、この直列体とダイ
オード１３との逆並列回路を介してコンデンサ１
１が正極端子Ｐと負極端子Ｎ間に挿入されてい
る。２３は抵抗とコンデンサからなるインピーダ
ンス素子であつて、GTO２１のゲート・アノー
ド間に挿入されている。２４は複数のダイオード
を直列接続してなるダイオード直列体であつて、
GTO２１のゲートとFET２２のソースとの間に
挿入されている。２５は電圧検出器であつて、
FET２２のドレイン・ソース間の電圧を検出し、
該電圧が所定の電圧レベルに達した場合に出力し
てオフ指令をゲート制御器２６に供給する。ゲー
ト制御器２６は電圧検出器２５からオフ指令を受
けるまではFET２２にオンゲート信号を供給し、
上記オフ指令を受けるとオフゲート信号をFET
２２に供給する。FET２２のゲート・ソース間
電圧VGSは、第３図に示す静特性の必要最小限の
電圧値VGS1に選定し、ドレイン・ソース間電圧
VDS1が所定の点Ｂで示す電圧レベルまで、上昇し
た場合に電圧検出器２５が動作するように構成す
る。他の構成は第１図のものと同じであるので同
一符号を付してある。
次に、この装置の動作について説明する。
正常時は、ゲート制御器２６がオンゲート信号
をFET２２のゲートに供給しているのでFET２
２がオン状態にある。また、GTO２１は順電圧
が加わると、インピーダンス素子２３を介してて
そのゲートにゲート電流が供給されてターンオン
する。
をFET２２のゲートに供給しているのでFET２
２がオン状態にある。また、GTO２１は順電圧
が加わると、インピーダンス素子２３を介してて
そのゲートにゲート電流が供給されてターンオン
する。
従つて、インバータ１０に前記した直流短絡が
発生すると、コンデンサ１１からインバータ１０
−GTO２１−FE２２−コンデンサ１１の経路に
過電流が流れ、FET２２のドレイン・ソース間
電圧VDSが急激に高くなつて第３図のＢ点に達
し、電圧検出器２５が動作する。この結果、
FET２２がゲート制御器２６からオフゲート信
号を受けてターンオフするが、この時、GTO２
１の蓄積期間中はコンデンサ１１の放電電流は
GTO２１のゲートからダイオード直列体２４へ
バイパスして流れる。GTO２１のターンオフ後
はコンデンサ１１の放電電流はインピーダンス素
子２３により制限される。
発生すると、コンデンサ１１からインバータ１０
−GTO２１−FE２２−コンデンサ１１の経路に
過電流が流れ、FET２２のドレイン・ソース間
電圧VDSが急激に高くなつて第３図のＢ点に達
し、電圧検出器２５が動作する。この結果、
FET２２がゲート制御器２６からオフゲート信
号を受けてターンオフするが、この時、GTO２
１の蓄積期間中はコンデンサ１１の放電電流は
GTO２１のゲートからダイオード直列体２４へ
バイパスして流れる。GTO２１のターンオフ後
はコンデンサ１１の放電電流はインピーダンス素
子２３により制限される。
従来の場合には、前記したように比較的大きな
ベース電流をトランジスタ１２に供給する必要が
あり、コレクタ・エミツタ間電圧は電流検出器１
４が出力するまでは低レベル状態に維持される構
成であつたが、この実施例では、FET２２のゲ
ート・ソース間電圧を必要最小限の低レベルに設
定してドレイン・ソース間電圧から過電流の発生
の有無を判定する構成としてある上、GTO２１
のゲートからダイオード直列体２４に瞬時にアノ
ード電流が引出されるので、GTO２１のターン
オフ時間は短縮される。
ベース電流をトランジスタ１２に供給する必要が
あり、コレクタ・エミツタ間電圧は電流検出器１
４が出力するまでは低レベル状態に維持される構
成であつたが、この実施例では、FET２２のゲ
ート・ソース間電圧を必要最小限の低レベルに設
定してドレイン・ソース間電圧から過電流の発生
の有無を判定する構成としてある上、GTO２１
のゲートからダイオード直列体２４に瞬時にアノ
ード電流が引出されるので、GTO２１のターン
オフ時間は短縮される。
なお、インピーダンス素子２３はGTO２１の
ターンオン時にピークゲート電流を供給し得るよ
うにコンデンサと抵抗の直列体あるいはこの直列
体に抵抗を並列に接続して構成することが好まし
い。
ターンオン時にピークゲート電流を供給し得るよ
うにコンデンサと抵抗の直列体あるいはこの直列
体に抵抗を並列に接続して構成することが好まし
い。
また、ダイオード直列体２４の代わりに定電圧
ダイオードを用いても良い。
ダイオードを用いても良い。
この考案は以上説明した通り、電界効果形トラ
ンジスタの両端の電圧を電圧検出器で監視して該
電圧検出器の出力に応答して上記トランジスタを
ターンオフさせる上、GTOを上記トランジスタ
と直列に接続する構成としたことにより、上記
GTOのターンオフ時間を短縮することができる
ので、インバータの保護協調が容易となり、従来
に比して信頼性を高めることができる他、装置を
安価にすることができ、大電力用途にも適用し得
る利点がある。
ンジスタの両端の電圧を電圧検出器で監視して該
電圧検出器の出力に応答して上記トランジスタを
ターンオフさせる上、GTOを上記トランジスタ
と直列に接続する構成としたことにより、上記
GTOのターンオフ時間を短縮することができる
ので、インバータの保護協調が容易となり、従来
に比して信頼性を高めることができる他、装置を
安価にすることができ、大電力用途にも適用し得
る利点がある。
第１図は従来のインバータの過電流保護装置を
示す回路図、第２図はこの考案の一実施例を示す
回路図、第３図は電界効果形トランジスタの静特
性図である。 図において、１１……コンデンサ、１３……ダ
イオード、２１……ゲートターンオフサイリス
タ、２２……電界効果形トランジスタ、２３……
インピーダンス素子、２４……ダイオード直列
体、２５……電圧検出器、２６……ゲート制御
器。なお、図中、同一符号は同一または相当部分
を示す。
示す回路図、第２図はこの考案の一実施例を示す
回路図、第３図は電界効果形トランジスタの静特
性図である。 図において、１１……コンデンサ、１３……ダ
イオード、２１……ゲートターンオフサイリス
タ、２２……電界効果形トランジスタ、２３……
インピーダンス素子、２４……ダイオード直列
体、２５……電圧検出器、２６……ゲート制御
器。なお、図中、同一符号は同一または相当部分
を示す。
Claims (1)
- ゲートターントオサイリスタト電界効果形トラ
ンジスタの直列対にダイオードを逆並列に接続し
た回路、該回路と直列接続してインバータの直流
端子間に挿入されるコンデンサ、上記電界効果形
トランジスタの電圧が所定レベルに達すると出力
する電圧検出器、該電圧検出器の動作出力を受け
て上記電界効果形トランジスタにオフゲート信号
を供給するゲート制御器を具え、上記ゲートター
ンオフサイリスタのゲート・アノード間にインピ
ーダンス素子が挿入されると共に上記ゲートター
ンオフサイリスタのゲートと上記電界効果形トラ
ンジスタのソースの間にはダイオード直列体もし
くは定電圧ダイオードが挿入されることを特徴と
するインバータの過電流保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117384U JPS60141637U (ja) | 1984-03-01 | 1984-03-01 | インバ−タの過電流保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3117384U JPS60141637U (ja) | 1984-03-01 | 1984-03-01 | インバ−タの過電流保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60141637U JPS60141637U (ja) | 1985-09-19 |
| JPS6338690Y2 true JPS6338690Y2 (ja) | 1988-10-12 |
Family
ID=30531533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3117384U Granted JPS60141637U (ja) | 1984-03-01 | 1984-03-01 | インバ−タの過電流保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60141637U (ja) |
-
1984
- 1984-03-01 JP JP3117384U patent/JPS60141637U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60141637U (ja) | 1985-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| US5018041A (en) | Circuit for internal current limiting in a fast high side power switch | |
| EP0419991A2 (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| US20200076417A1 (en) | Alternating current solid-state relay | |
| US5923513A (en) | Active snubber device for power modules | |
| JPH05252643A (ja) | 過電圧保護回路 | |
| JPH0243429B2 (ja) | ||
| JPH0464209B2 (ja) | ||
| JPH10164854A (ja) | 電力変換器 | |
| JPS6338690Y2 (ja) | ||
| US5257155A (en) | Short-circuit proof field effect transistor | |
| US5764466A (en) | Circuit for short circuit detection through resistive shunt in power circuits using unipolar control voltage | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| JPS6338691Y2 (ja) | ||
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JP2755391B2 (ja) | 過電流保護回路 | |
| JPH0918310A (ja) | 絶縁ゲート半導体素子の過電流保護回路 | |
| JPH0746901B2 (ja) | 低電圧検出回路 | |
| JP2658386B2 (ja) | 過電流検出回路 | |
| JPS60150318A (ja) | 電子スイツチ | |
| JP3006195B2 (ja) | レベル変換回路 | |
| JP2841779B2 (ja) | 半導体遮断器 | |
| JPS5915264Y2 (ja) | インバ−タ保護装置 | |
| JPH058760Y2 (ja) | ||
| JP2911767B2 (ja) | スイッチング素子の駆動回路 |