JPH0122367Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、電源の投入時又は遮断時に当該電源
によつて作動電力が供給されている電子回路が誤
動作しないようにするための誤動作防止回路に関
するものである。

電子回路、特にデイジタル信号を扱う電子回路
に於いては電源の投入時、又は電源の遮断時（遮
断時とは、スイツチをオフにするときの他、停電
時、過負荷によるヒユーズ溶断時等、事故による
電源断時をもいう。）に誤動作が生じ、不要な信
号を出力して他の電子回路に悪影響を及ぼすこと
がしばしば生ずる。

本考案は、このような不都合を除去できる誤動
作防止回路を得ることを目的とするものである。

この目的のため、本考案では、電源の投入時に
於いては電子回路への印加電圧が当該電子回路の
正常動作電圧にまで上昇したことの確認を得るま
での間当該電子回路のイニシヤライズ動作が継続
されるようにし、電源の遮断時に於いては、電子
回路への印加電圧が当該電子回路の正常動作電圧
以下に下降する前に当該電子回路がリセツト状
態、インヒビツト状態又はホールド状態となるよ
うにした。

以下、図面により本考案の実施例を説明する。

第１図は本考案の実施例の回路図であり、１は
直流電源（以下、電源という。）、２及び３は電源
端子、４はダイオード、５は遅延回路、６は第１
のシユミツトトリガ回路、７は第２のシユミツト
トリガ回路、８は負論理のオア回路、９はコンデ
ンサ、１０は電源負荷（電子回路）である。

第２図は第１図に示す実施例の動作を説明する
図であり、第１図のａ点〜ｆ点の電子変化を示し
たものである。

ダイオード４は、電源１からの電力供給路に電
源負荷１０と直列に、かつ当該電源負荷１０に流
れる電流の方向に対して順方向に挿入接続されて
いる。

第１のシユミツトトリガ回路６は、ダイオード
４に対して電源１側の電力供給路の電圧が一定レ
ベルに達したこと又は一定レベルまで下降したこ
とを判定するための電圧判定回路で、その被検出
電圧入力端子であるトリガ入力端子が上記ダイオ
ード４と電源端子２との接続点、すなわち上記ダ
イオード４に対して電源１側の電力供給路に接続
され、その出力端子はオア回路８の一方の入力端
子に接続されている。又、当該第１のシユミツト
トリガ回路６自体への作動電力は上記ダイオード
４と電源負荷１０との接続点、すなわち上記ダイ
オード４に対して電源負荷１０側から供給されて
いる。

第２のシユミツトトリガ回路７は、ダイオード
４に対して電源負荷１０側の電力供給路の電圧が
一定レベルに達したこと又は一定レベルまで下降
したことを判定するための電圧判定回路で、その
被検出電圧入力端子であるトリガ入力端子が遅延
回路５を介して上記ダイオード４と電源負荷１０
との接続点、すなわち上記ダイオード４に対して
電源負荷１０側に接続され、その出力端子はオア
回路８の他の一方の入力端子に接続されている。
又、当該第２のシユミツト回路７自体への作動電
力は上記ダイオード４と電源端子２との接続点、
すなわち上記ダイオード４に対して電源１側から
供給されている。

コンデンサ９は、上記ダイオード４に対して電
源負荷１０側の電力供給路に当該電源負荷１０と
並列に接続されている。

電源負荷１０は、当該誤動作防止回路を介して
電源１から作動電力が供給されて動作する電子回
路であつて外部からリセツト端子Ｒへの信号入力
でそれ自体がリセツトされる機能を有する必要が
あり、この機能から当該電源負荷１０は多くの場
合、デイジタル電子回路でなる。また、この電源
負荷１０は、その機能がいかなるものであつて
も、その構成が複数の電子部品によつて成るも
の、あるいは本考案集積回路化された所謂ワンチ
ツプ素子であつても本考案が実施でき、更にリセ
ツト端子Ｒの他にそれ自体の作動を禁止するため
のインヒビツト端子、それ自体の動作シーケンス
を一時的に停止して停止直前の作動状態を保持す
るためのホールド端子等を有する電子回路であつ
てもよい。但し、本実施例の説明ではリセツト端
子Ｒを例とする。

負論理で示すオア回路８は、前記したように第
１及び第２のシユミツトトリガ回路６及び７の出
力の負論理による論理和をとる回路で、その出力
は上記電源負荷１０のリセツト端子Ｒに接続され
ており、当該オア回路８の論理和出力（負論理）
が上記電源負荷１０のリセツト信号となる。

第１図に於いて、電源１とダイオード４との接
続点をａ点（第１図では“ａ”と表示してある。
以下ｂ点〜ｆ点について同じ）、ダイオード４と
電源負荷１０との接続点をｂ点、第１のシユミツ
トトリガ回路６の出力端子とオア回路８の入力端
子との接続点をｃ点、遅延回路５と第２のシユミ
ツトトリガ回路７のトリガ入力端子との接続点を
ｄ点、第２のシユミツトトリガ回路７の出力端子
とオア回路８の入力端子との接続点をｅ点、アン
ド回路８の出力端子と電源負荷１０のリセツト端
子Ｒとの接続点をｆ点とし、第２図に当該ａ点〜
ｆ点の電圧変化を示して以下に実施例の動作を説
明する。尚、周知のようにシユミツトトリガ回路
は、そのトリガレベルが、オントリガのときとオ
フトリガのときとで若干異なるが、この相違は本
考案では特に意味をもたないので、第２図ではオ
ントリガレベルとオフトリガレベルを区別しない
で示してある。また電源負荷１０、第１及び第２
のシユミツトトリガ回路６，７及びオア回路８等
について、それ等が正常に動作する電圧のレベル
は全て同一であるものとして説明する。

まず、電源の投入時の動作について説明する。

ダイオード４が電源負荷１０に流れる作動電流
に対して順方向に挿入接続されていることによ
り、電源１が投入されると電源負荷１０の電源経
路直流インピーダンスとコンデンサ９の容量とで
決まる時定数に従つてａ点とｂ点の双方の電圧が
上昇する。

第１のシユミツトトリガ回路６のトリガレベル
は通常、その正常動作電圧レベルより低いので、
ａ点の電圧が上記トリガレベルに達した瞬間には
未だ第１のシユミツトトリガ回路６は出力を生起
せず、ｂ点の電圧が正常動作電圧レベルに達した
瞬間に当該第１のシユミツトトリガ回路６は上記
正常動作電圧レベルに対応したレベルの信号をｃ
点に出力し、以後ａ点の電圧の上昇に従つて当該
ｃ点のレベルも上昇していき、やがて電源１から
の供給電圧に対応したレベルになる。

また、ｄ点には遅延回路５によつて時間t₁だけ
遅れてｂ点と同じように電圧が変化する信号が出
力され、従つてこの信号が第２のシユミツトトリ
ガ回路７のトリガレベルに達する時間も、ｂ点が
第１のシユミツトトリガ回路６のトリガレベルに
達する時間より時間t₁だけ遅れる。この結果ｅ点
にはｃ点よりも必ず遅れて第２のシユミツトトリ
ガ回路７がトリガされた後のｂ点の電圧変化に対
応した信号が出力される。

ｆ点にはオア回路８によつて上記ｃ点とｅ点の
信号の論理和（負論理）が出力されるので当該ｆ
点のレベルは電源負荷１０に供給されている電源
電圧が正常動作電圧レベルに達してからｅ点の電
圧が反転するまでの時間t₂だけ確実に（遅延回路
５によつて遅延時間t₁を確保していることにより
当該時間t₂は必ず存在する。）ローレベル（以下、
“Ｌ”レベルとする。）にあり、この“Ｌ”レベル
信号がリセツト端子Ｒに入力されることにより電
源負荷１０は必ずリセツトされる。すなわち、電
源負荷１０が正常動作に入つてからイニシヤルリ
セツト時間t₂が確実に存在することにより電源投
入時の誤動作が確実に防止される。

電源負荷１０は上記イニシヤルリセツト時間t₂
が経過してｆ点にハイレベル（以下、“Ｈ”レベ
ルとする。）が出力されるとリセツト端子Ｒのレ
ベルが“Ｈ”レベルとなり電源負荷１０は所定の
機能で作動する。

次に電源の遮断時の動作について説明する。

コンデンサ９は電源負荷１０に作動電力が供給
されている間、充電された状態にある。

ダイオード４が上記コンデンサ９からの放電電
流の流出方向に対して逆方向に挿入接続されてい
ることにより、電源１が遮断されると、ａ点の電
圧は電源負荷１０側の時定数に殆んど無関係に下
降し、ｂ点の電圧は電源負荷１０側の時定数に従
つた特性で下降する。従つてａ点の電圧降下は速
いが、ｂ点の電圧降下はａ点に比べてかなり遅く
徐々に進行する。

その結果、電源負荷１０には電源１の遮断後、
暫時正常動作電圧で電力が供給され、ａ点の電圧
はｂ点の電圧が上記正常動作電圧を維持している
間に第１のシユミツトトリガ回路６のトリガレベ
ルに達する。すなわち、ｃ点には電源負荷１０が
正常動作にある間に電源電圧から０レベルに反転
する信号が出力され、ｆ点にはｅ点の電圧に関係
なく“Ｈ”レベルから“Ｌ”レベルに変化する信
号が出力され、この信号がリセツト端子Ｒに入力
されて電源負荷１０の作動はインヒビツト状態と
なる。

このように電源１の遮断時には電源負荷１０が
正常動作を維持している間に当該電源負荷１０に
インヒビツト（リセツト）信号が入力されるので
電源遮断時の誤動作が確実に防止される。

以上、詳細に説明したように、本考案によれば
電源負荷への印加電圧が正常動作電圧レベルに上
昇するまでの間、当該電源負荷に対するイニシヤ
ルリセツト作動を継続させ、又当該電源負荷への
印加電圧が正常動作電圧レベル以下になる前に当
該電源負荷に対するリセツト作動、インヒビツト
作動又はホールド作動を行なわしめるようにした
ので、電源の投入時及び遮断時に於ける誤動作が
確実に防止されるという効果が得られる。

【図面の簡単な説明】

第１図は本考案の実施例の回路図、第２図は第
１図に示す実施例の動作説明図である。 ４……ダイオード、５……遅延回路、６，７…
…電圧判定回路（シユミツトトリガ回路）、８…
…オア回路（負論理）、９……コンデンサ、１０
……電源負荷。

Claims (1)

【実用新案登録請求の範囲】
1. 電力供給路に電源負荷と直列に、かつ当該電源
   負荷に流れる電流に対して順方向に接続されたダ
   イオードと、該ダイオードに対して電源負荷側に
   当該電源負荷と並列に接続されたコンデンサと、
   上記ダイオードに対して電源側の電力供給路に被
   検出電圧入力端子が接続された第１の電圧判別回
   路と、遅延回路を介し、かつ上記ダイオードに対
   して電源負荷側の電力供給路に被検出電圧入力端
   子が接続された第２の電圧判定回路と、上記第１
   及び第２の電圧判定回路のそれぞれの出力端子が
   ２つの入力端子のそれぞれに接続され、出力端子
   が上記電源負荷のリセツト端子、インヒビツト端
   子又はホールド端子に接続されたオア回路でなる
   電源の投入・遮断時の誤動作防止回路。