JPH0452916A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0452916A JPH0452916A JP2163521A JP16352190A JPH0452916A JP H0452916 A JPH0452916 A JP H0452916A JP 2163521 A JP2163521 A JP 2163521A JP 16352190 A JP16352190 A JP 16352190A JP H0452916 A JPH0452916 A JP H0452916A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacity
- pulse
- voltage
- current control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims description 45
- 238000001514 detection method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路装置に関し、特にパルス発生
回路を有した半導体集積回路装置に関する。
回路を有した半導体集積回路装置に関する。
この発明は半導体集積回路装置に内蔵されたパルス発生
回路において、中でも一般にパワーオンクリア回路と呼
ばれるパルス発生回路において、容量と前記容量を充電
する電流制御手段と、前記容量の充電状態を知らせる信
号によって制御される電圧検出手段と、前記容量の充電
を保持させるラッチ手段とからなる構成とすることによ
って、′ｒｌ源の立上がりの速度によらず、パワーオン
クリアパルスを確実に発生させるようにしたと同時に、
前記パルスが発生した後は電流の消費を無くすようにし
たものである。
回路において、中でも一般にパワーオンクリア回路と呼
ばれるパルス発生回路において、容量と前記容量を充電
する電流制御手段と、前記容量の充電状態を知らせる信
号によって制御される電圧検出手段と、前記容量の充電
を保持させるラッチ手段とからなる構成とすることによ
って、′ｒｌ源の立上がりの速度によらず、パワーオン
クリアパルスを確実に発生させるようにしたと同時に、
前記パルスが発生した後は電流の消費を無くすようにし
たものである。
半導体集積回路装置に内蔵されるパワーオンクリア回路
は、従来、第２図に示すように容量１と電流制御手段２
とからなるものが知られていた。
は、従来、第２図に示すように容量１と電流制御手段２
とからなるものが知られていた。
しかし、従来の技術のパワーオンクリア回路は、電源電
圧の立上がる速度が容量を充電する速度に比べ充分速い
場合には、期待するパルスを発生することができたが、
電源電圧の立上がる速度が容量を充電する速度に比べ遅
い場合には、第３図のごとく容量が充分に充電されなが
ら電源電圧が立上がるので期待するパルスを発生するこ
とができないという欠点があった。また電源電圧検出回
路の出力信号をシステムクリアパルス等に利用する方法
もあるが、これは一定電圧（検出電圧）以下で必ずパル
スが発生し、これを利用したシステムにとって都合が悪
いばかりでなく、電源電圧検出回路はその性質上席に電
圧を監視する必要があり、必然的に常にある程度の電流
消費を伴いという欠点があった。この発明は、従来のこ
のような欠点を解決する為に、電源電圧の立上がりが遅
い場合にも確実にパルスを発生することができるととも
に、動作完了後は電流の消費を伴わないパルス発生回路
を得ることを目的としている。
圧の立上がる速度が容量を充電する速度に比べ充分速い
場合には、期待するパルスを発生することができたが、
電源電圧の立上がる速度が容量を充電する速度に比べ遅
い場合には、第３図のごとく容量が充分に充電されなが
ら電源電圧が立上がるので期待するパルスを発生するこ
とができないという欠点があった。また電源電圧検出回
路の出力信号をシステムクリアパルス等に利用する方法
もあるが、これは一定電圧（検出電圧）以下で必ずパル
スが発生し、これを利用したシステムにとって都合が悪
いばかりでなく、電源電圧検出回路はその性質上席に電
圧を監視する必要があり、必然的に常にある程度の電流
消費を伴いという欠点があった。この発明は、従来のこ
のような欠点を解決する為に、電源電圧の立上がりが遅
い場合にも確実にパルスを発生することができるととも
に、動作完了後は電流の消費を伴わないパルス発生回路
を得ることを目的としている。
上記課題を解決するために、この発明はパルス発生回路
を容量と、前記容量を充電する電流制御手段と、前記容
量の充電状態を知らせる信号によって動作の活動状態と
停止状態とが制御されるとともに前記電流制御手段を制
御する電圧検出手段と、前記容量の充電状態を保持する
ラッチ手段とからなる構成とすることによって、電圧の
立上がりが遅い場合でも電圧が比較的に低いときは容量
の充電が開始されないようにして、確実にパルスが発生
されるようにするとともに、−旦パルスの発生が完了す
れば前記電圧検出手段を停止状態にして電流の消費を無
くすようにした。
を容量と、前記容量を充電する電流制御手段と、前記容
量の充電状態を知らせる信号によって動作の活動状態と
停止状態とが制御されるとともに前記電流制御手段を制
御する電圧検出手段と、前記容量の充電状態を保持する
ラッチ手段とからなる構成とすることによって、電圧の
立上がりが遅い場合でも電圧が比較的に低いときは容量
の充電が開始されないようにして、確実にパルスが発生
されるようにするとともに、−旦パルスの発生が完了す
れば前記電圧検出手段を停止状態にして電流の消費を無
くすようにした。
上記のように構成された半導体集積回路装置において、
まず電源電圧の立上がりが速い場合には、容量と電流制
御手段との接続点（Ａ点）の電位は、前記電流制御手段
のオン／オフにかかわらず主に前記容量の接続されてい
る電源側に追従していき、期待するパルスが発生する。
まず電源電圧の立上がりが速い場合には、容量と電流制
御手段との接続点（Ａ点）の電位は、前記電流制御手段
のオン／オフにかかわらず主に前記容量の接続されてい
る電源側に追従していき、期待するパルスが発生する。
次第に前記容量が充電されパルスの出力を終了させる。
次にＴ４源の立上がりが遅い場合には、電源電圧がまだ
低いときは、電圧検出手段が電源電圧が低いことを検出
し前記電流制御手段の電流すなわち、前記容量の充電電
流をカットオフさせ、期待するパルスを出力させる。ｍ
ｉｓ電圧が高くなると前記電圧検出手段は電源電圧が高
いことを検出し、前記電流制御手段の電流をオンさせて
前記容量を充電し期待するパルスの出力を終了させると
ともに、前記電圧検出手段を停止状態として電流の消費
経路を遮断し、さらに前記容量の充電状態をラッチ手段
によりラッチして動作を完了する。
低いときは、電圧検出手段が電源電圧が低いことを検出
し前記電流制御手段の電流すなわち、前記容量の充電電
流をカットオフさせ、期待するパルスを出力させる。ｍ
ｉｓ電圧が高くなると前記電圧検出手段は電源電圧が高
いことを検出し、前記電流制御手段の電流をオンさせて
前記容量を充電し期待するパルスの出力を終了させると
ともに、前記電圧検出手段を停止状態として電流の消費
経路を遮断し、さらに前記容量の充電状態をラッチ手段
によりラッチして動作を完了する。
以下にこの発明の半導体集積回路装置の実施例を図面に
基づいて説明する。第１図はこの発明の半導体集積回路
装置の第１実施例の回路図である。
基づいて説明する。第１図はこの発明の半導体集積回路
装置の第１実施例の回路図である。
第１図において、容量１の一端は一方の電源、例えばＶ
ｃｃに接続されもう一端は電流制御手段２の出力端子に
接続されるとともにラッチ手段４の入力端子に接続され
る。前記電流制御手段２の入力端子は電圧検出手段３の
出力端子に接続されている。前記電圧検出手段３は電源
端子間の電圧を検出するように接続されるとともに、そ
の動作の活動状態および停止状態を制御する入力端子は
、前記容量１の充電状態を知らせる信号線、例えば前記
ラッチ手段の出力に接続されている。
ｃｃに接続されもう一端は電流制御手段２の出力端子に
接続されるとともにラッチ手段４の入力端子に接続され
る。前記電流制御手段２の入力端子は電圧検出手段３の
出力端子に接続されている。前記電圧検出手段３は電源
端子間の電圧を検出するように接続されるとともに、そ
の動作の活動状態および停止状態を制御する入力端子は
、前記容量１の充電状態を知らせる信号線、例えば前記
ラッチ手段の出力に接続されている。
まず、電源電圧の立上がり速度が速い場合には、前記電
流制御手段２が前記容量１への充１ｉ電流を流すことが
できる状態であっても電源電圧の立上がり速度が速い故
に、前記容量１への充電が追いつかず、前記容量１と前
記電流制御手段２の接続点（点Ａ）の電位は前記容量１
の他端の接続されている電源の電位に追従する。この時
、前記点への電位は、未充電の電位であり、論理レベル
では前記容量１の接続されている電源側の電位と判定さ
れ、期待されるパルスが出力されていることになる。こ
の状態では、前記容量１が未充電であることを示してい
るので、前記電圧検出手段３の動作は活動状態であり、
前記電流制御手段２へ前記容量１を充電するように制御
を行う。従って時間の経過と共に前記容量１は充電され
、充電がある程度以上行われると、点Ａの電位は前記容
量１の一端が接続されている電源と反対側の電位と判定
され前記容量１は充電されたとみなされる。
流制御手段２が前記容量１への充１ｉ電流を流すことが
できる状態であっても電源電圧の立上がり速度が速い故
に、前記容量１への充電が追いつかず、前記容量１と前
記電流制御手段２の接続点（点Ａ）の電位は前記容量１
の他端の接続されている電源の電位に追従する。この時
、前記点への電位は、未充電の電位であり、論理レベル
では前記容量１の接続されている電源側の電位と判定さ
れ、期待されるパルスが出力されていることになる。こ
の状態では、前記容量１が未充電であることを示してい
るので、前記電圧検出手段３の動作は活動状態であり、
前記電流制御手段２へ前記容量１を充電するように制御
を行う。従って時間の経過と共に前記容量１は充電され
、充電がある程度以上行われると、点Ａの電位は前記容
量１の一端が接続されている電源と反対側の電位と判定
され前記容量１は充電されたとみなされる。
前記容量１が充電されたと判定されると前記ラッチ手段
４は前記容量１の充電状態をラッチし、期待するパルス
の出力は終了する。この状態では、前記電圧検出手段３
は前記各１１の充電された信号を前記ラッチ手段４の出
力より受けて動作を停止状態にさせ、この部分での電流
消費を遮断する。
４は前記容量１の充電状態をラッチし、期待するパルス
の出力は終了する。この状態では、前記電圧検出手段３
は前記各１１の充電された信号を前記ラッチ手段４の出
力より受けて動作を停止状態にさせ、この部分での電流
消費を遮断する。
このようにして前記容量１と前記電流制御手段２とで決
定される時間のパルス中を持った期待するパルスの発生
を完了させる。次に、電源電圧の立上がり速度が遅い場
合には、まだ電ｍ電圧が低い状態のときは、前記電圧検
出手段３が電源電圧の低いことを検出し、前記電流制御
手段２に対し前記容量１を充電しないように制御する。
定される時間のパルス中を持った期待するパルスの発生
を完了させる。次に、電源電圧の立上がり速度が遅い場
合には、まだ電ｍ電圧が低い状態のときは、前記電圧検
出手段３が電源電圧の低いことを検出し、前記電流制御
手段２に対し前記容量１を充電しないように制御する。
従って前記Ａ点は前記容量１の一端が接続されている電
源側の電位に追従して未充電状態とみなされる。この時
、未充電状態を示す出力が前記ラッチ手段４より出ツノ
されているので期待するパルスが出力されると共に、前
記電圧検出手段３の動作は活動状態を保ち電源電圧の監
視を続ける。
源側の電位に追従して未充電状態とみなされる。この時
、未充電状態を示す出力が前記ラッチ手段４より出ツノ
されているので期待するパルスが出力されると共に、前
記電圧検出手段３の動作は活動状態を保ち電源電圧の監
視を続ける。
次第に電源電圧が上昇していき、前記電圧検出手段３が
電源電圧がある一定電圧以上であると判定すると、前記
電圧検出手段３は前記電流制御手段２に対し前記容量ｌ
を充電させるように制御を行う。前記容量１は前記電流
制御手段２によって充電され、点Ａは次第に前記容量１
の一端が接続されている電源と反対側の電源の電位に向
かい、ついには点Ａの電位は論理的に反転したと見なさ
れ前記容量１は充電されたと見なされる。この後は電源
電圧の立上がり速度が速い場合と同様にして前記ラッチ
手段４が前記容量ｌの充電状態をラッチし、前記電圧検
出手段３は停止状態となり、期待するパルスの発生を完
了する。
電源電圧がある一定電圧以上であると判定すると、前記
電圧検出手段３は前記電流制御手段２に対し前記容量ｌ
を充電させるように制御を行う。前記容量１は前記電流
制御手段２によって充電され、点Ａは次第に前記容量１
の一端が接続されている電源と反対側の電源の電位に向
かい、ついには点Ａの電位は論理的に反転したと見なさ
れ前記容量１は充電されたと見なされる。この後は電源
電圧の立上がり速度が速い場合と同様にして前記ラッチ
手段４が前記容量ｌの充電状態をラッチし、前記電圧検
出手段３は停止状態となり、期待するパルスの発生を完
了する。
第４図はこの発明の半導体集積回路装置の第２の実施例
の回路図である。第４図において、前記電圧検出回路手
段３をエンハンスメント型ＮＭＯ３・Ｑｌとデプレッシ
ョン型ＮＭＯ３−Ｑ２とで構成した実施例を示している
。前記ＮＭＯ５−Ｑ１と前記ＮＭＯ３−Ｑ２の闇値電圧
と導電係数を適当な値に選んであると、前記電圧検出手
段３の動作が活動状態であるとき、電源電圧が低いとき
は前記電圧検出手段３の出力電圧はＧＮＤレベルである
が、電源電圧がある電圧以上となると、その上昇に伴い
、前記出力電圧も上昇するように動作をする。従って、
電源電圧が低いときは、前記電流制御手段２に対し前記
容量１を充電しないように制御するが、ｔｉ＃ｉ！圧が
ある程度以上となると前記電流制御手段２に対して前記
容量１を充電させるように制御し、第１の実施例で説明
したのと同様に動作が行われる。また、前記ＮＭＯ３・
Ｑｌは点Ａが充電されたとみなされたときは、前記ラッ
チ手段４の出力信号を受けてオフ状態となる。従ってパ
ルス発生の終了時には、前記電圧検出手段３は電流の消
費経路が遮断される。
の回路図である。第４図において、前記電圧検出回路手
段３をエンハンスメント型ＮＭＯ３・Ｑｌとデプレッシ
ョン型ＮＭＯ３−Ｑ２とで構成した実施例を示している
。前記ＮＭＯ５−Ｑ１と前記ＮＭＯ３−Ｑ２の闇値電圧
と導電係数を適当な値に選んであると、前記電圧検出手
段３の動作が活動状態であるとき、電源電圧が低いとき
は前記電圧検出手段３の出力電圧はＧＮＤレベルである
が、電源電圧がある電圧以上となると、その上昇に伴い
、前記出力電圧も上昇するように動作をする。従って、
電源電圧が低いときは、前記電流制御手段２に対し前記
容量１を充電しないように制御するが、ｔｉ＃ｉ！圧が
ある程度以上となると前記電流制御手段２に対して前記
容量１を充電させるように制御し、第１の実施例で説明
したのと同様に動作が行われる。また、前記ＮＭＯ３・
Ｑｌは点Ａが充電されたとみなされたときは、前記ラッ
チ手段４の出力信号を受けてオフ状態となる。従ってパ
ルス発生の終了時には、前記電圧検出手段３は電流の消
費経路が遮断される。
〔発明の効果］
以上説明したようにこの発明は、半導体集積回路に内蔵
されたパルス発生回路、特に一般にはパワーオンクリア
回路と呼ばれるパルス発生回路において、消費電流を全
く増加させずに電源電圧の立上がり速度によらず確実に
パルスを発生することができ、システム全体の信鯨性を
大きく向上させられるという効果がある。
されたパルス発生回路、特に一般にはパワーオンクリア
回路と呼ばれるパルス発生回路において、消費電流を全
く増加させずに電源電圧の立上がり速度によらず確実に
パルスを発生することができ、システム全体の信鯨性を
大きく向上させられるという効果がある。
またさらに、この発明によればパルス発生に対するノイ
ズ耐性も非常に高くなるという利点も合わせもっており
、より安全性の高い半導体集積回路が得られるという効
果がある。
ズ耐性も非常に高くなるという利点も合わせもっており
、より安全性の高い半導体集積回路が得られるという効
果がある。
第１図はこの発明にかかる半導体集積回路装置の第１の
実施例の回路図、第２図は従来の半導体集積回路装置の
回路図、第３図は従来の半導体集積回路装置のタイミン
グ図、第４図はこの発明にかかる半導体集積回路装置の
第２の実施例の回路図である。 １・・・容量 ２・・・電流制御手段 ３・・・電圧検出手段 ４・・・ラッチ手段 以上 出願人 セイコー電子工業株式会社
実施例の回路図、第２図は従来の半導体集積回路装置の
回路図、第３図は従来の半導体集積回路装置のタイミン
グ図、第４図はこの発明にかかる半導体集積回路装置の
第２の実施例の回路図である。 １・・・容量 ２・・・電流制御手段 ３・・・電圧検出手段 ４・・・ラッチ手段 以上 出願人 セイコー電子工業株式会社
Claims (1)
- 少なくとも容量と、前記容量への充電を制御する電流
制御手段と、前記容量の充電状態を知らせる信号によっ
て動作の活動状態および停止状態が制御されるとともに
前記電流制御手段を制御する電圧検出手段と、前記容量
の充電状態を保持するラッチ手段とからなるパルス発生
回路を有することを特徴とする半導体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163521A JP2563215B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置 |
| US07/717,410 US5172012A (en) | 1990-06-20 | 1991-06-18 | Power-on clearing circuit in semiconductor IC |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2163521A JP2563215B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452916A true JPH0452916A (ja) | 1992-02-20 |
| JP2563215B2 JP2563215B2 (ja) | 1996-12-11 |
Family
ID=15775452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2163521A Expired - Lifetime JP2563215B2 (ja) | 1990-06-20 | 1990-06-20 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5172012A (ja) |
| JP (1) | JP2563215B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09314153A (ja) * | 1996-06-04 | 1997-12-09 | Ind Technol Res Inst | 電解及び酸化作用により排水から化学的酸素要求量を除去する方法と装置 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1253679B (it) * | 1991-08-30 | 1995-08-22 | Sgs Thomson Microelectronics | Circuito di rispristino all'accensione di un circuito integrato aventeun consumo statico nullo. |
| JP2816508B2 (ja) * | 1991-12-16 | 1998-10-27 | 三菱電機株式会社 | 電源投入検出回路 |
| US5247209A (en) * | 1992-05-12 | 1993-09-21 | Acer Incorporated | Supply independent constant output circuit having fast stabilization |
| JP2797844B2 (ja) * | 1992-06-17 | 1998-09-17 | 三菱電機株式会社 | 半導体集積回路 |
| EP0575687B1 (en) * | 1992-06-26 | 1997-01-29 | STMicroelectronics S.r.l. | Power-on reset circuit having a low static consumption |
| US5323067A (en) * | 1993-04-14 | 1994-06-21 | National Semiconductor Corporation | Self-disabling power-up detection circuit |
| US5463336A (en) * | 1994-01-27 | 1995-10-31 | Rockwell International Corporation | Supply sensing power-on reset circuit |
| US5570050A (en) * | 1994-03-08 | 1996-10-29 | Intel Corporation | Zero standby current power-up reset circuit |
| EP0700159A1 (en) * | 1994-08-31 | 1996-03-06 | STMicroelectronics S.r.l. | Threshold detection circuit |
| US5864251A (en) * | 1994-10-28 | 1999-01-26 | Cypress Semiconductor Corporation | Method and apparatus for self-resetting logic circuitry |
| DE4443606C1 (de) * | 1994-12-07 | 1996-08-01 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Rücksetzsignals |
| US5555166A (en) * | 1995-06-06 | 1996-09-10 | Micron Technology, Inc. | Self-timing power-up circuit |
| US5742192A (en) * | 1995-06-15 | 1998-04-21 | Intel Corporation | Circuit for generating a pulse signal to drive a pulse latch |
| US5933032A (en) * | 1995-12-29 | 1999-08-03 | Cypress Semiconductor Corp. | Apparatus and method for generating a pulse signal |
| JP3319559B2 (ja) * | 1996-01-16 | 2002-09-03 | 株式会社東芝 | オートクリア回路 |
| DE69628729D1 (de) * | 1996-03-29 | 2003-07-24 | St Microelectronics Srl | Einschalt-Rücksetzsignal-Generatorschaltung |
| US5929673A (en) * | 1996-04-08 | 1999-07-27 | Texas Instruments Incorporated | Ultra low current power-up signal switching circuit |
| KR100205234B1 (ko) * | 1996-05-31 | 1999-07-01 | 윤종용 | 전압 감시 회로 |
| US5828259A (en) * | 1996-11-18 | 1998-10-27 | International Business Machines Corporation | Method and apparatus for reducing disturbances on an integrated circuit |
| US5936977A (en) * | 1997-09-17 | 1999-08-10 | Cypress Semiconductor Corp. | Scan path circuitry including a programmable delay circuit |
| US5953285A (en) * | 1997-09-17 | 1999-09-14 | Cypress Semiconductor Corp. | Scan path circuitry including an output register having a flow through mode |
| US6115836A (en) * | 1997-09-17 | 2000-09-05 | Cypress Semiconductor Corporation | Scan path circuitry for programming a variable clock pulse width |
| US6081475A (en) * | 1998-02-10 | 2000-06-27 | Cypress Semiconductor Corporation | Write control apparatus for memory devices |
| US5889728A (en) * | 1998-02-10 | 1999-03-30 | Cypress Semiconductor Corporation | Write control method for memory devices |
| US6144238A (en) * | 1998-09-10 | 2000-11-07 | Tritech Microelectronics, Ltd. | Integrated power-on-reset circuit |
| KR100333666B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 다양한 파워-온 신호에 대하여 리셋신호를 생성하는 파워-온리셋회로 |
| US6222393B1 (en) | 1999-07-20 | 2001-04-24 | Cypress Semiconductor Corporation | Apparatus and method for generating a pulse signal |
| US20020120333A1 (en) * | 2001-01-31 | 2002-08-29 | Keogh James R. | Method for coating medical device surfaces |
| TW505838B (en) * | 2001-04-04 | 2002-10-11 | Via Tech Inc | Power source detector of digital integrated circuit |
| JP4021283B2 (ja) * | 2002-08-28 | 2007-12-12 | 富士通株式会社 | 半導体装置 |
| US6956409B2 (en) * | 2003-08-28 | 2005-10-18 | Infineon Technologies Ag | Reference voltage detector for power-on sequence in a memory |
| CN102111136B (zh) * | 2011-01-28 | 2013-05-15 | 钜泉光电科技(上海)股份有限公司 | 芯片上电复位电路 |
| KR20200140972A (ko) * | 2019-06-07 | 2020-12-17 | 삼성전자주식회사 | 전압 감시 장치 및 그것을 포함하는 전자 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394714A (ja) * | 1986-10-09 | 1988-04-25 | Toshiba Corp | 制御パルス信号発生回路 |
| JPS6399420U (ja) * | 1986-12-18 | 1988-06-28 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633107A (en) * | 1984-11-20 | 1986-12-30 | Harris Corporation | CMOS power-up reset circuit for gate arrays and standard cells |
| JP2741022B2 (ja) * | 1987-04-01 | 1998-04-15 | 三菱電機株式会社 | パワーオンリセツトパルス発生回路 |
| JPS6422107A (en) * | 1987-07-17 | 1989-01-25 | Oki Electric Ind Co Ltd | Voltage level detecting circuit |
| JPH0777079B2 (ja) * | 1987-07-31 | 1995-08-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2541585B2 (ja) * | 1987-11-18 | 1996-10-09 | 富士通株式会社 | リセット信号発生回路 |
| JPH0743952B2 (ja) * | 1988-11-30 | 1995-05-15 | 日本電気株式会社 | 電源電圧低下検出回路 |
| US5030845A (en) * | 1989-10-02 | 1991-07-09 | Texas Instruments Incorporated | Power-up pulse generator circuit |
| US5039875A (en) * | 1989-11-28 | 1991-08-13 | Samsung Semiconductor | CMOS power-on reset circuit |
-
1990
- 1990-06-20 JP JP2163521A patent/JP2563215B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-18 US US07/717,410 patent/US5172012A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6394714A (ja) * | 1986-10-09 | 1988-04-25 | Toshiba Corp | 制御パルス信号発生回路 |
| JPS6399420U (ja) * | 1986-12-18 | 1988-06-28 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09314153A (ja) * | 1996-06-04 | 1997-12-09 | Ind Technol Res Inst | 電解及び酸化作用により排水から化学的酸素要求量を除去する方法と装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2563215B2 (ja) | 1996-12-11 |
| US5172012A (en) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0452916A (ja) | 半導体集積回路装置 | |
| US5581206A (en) | Power level detection circuit | |
| US4730121A (en) | Power controller for circuits with battery backup | |
| US4607178A (en) | Reset signal generating circuit | |
| JP4180151B2 (ja) | 高速スタートアップ特性を備えた電子装置 | |
| JP3581610B2 (ja) | ラッチ回路 | |
| US5157270A (en) | Reset signal generating circuit | |
| CN212135942U (zh) | 一种带电磁线圈检测的蜂鸣器驱动电路 | |
| US9783139B2 (en) | Switch monitoring circuit | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| JP3161123B2 (ja) | 負荷制御装置の保護装置 | |
| JPH01174268A (ja) | 直流電源瞬断検出装置 | |
| JPH0779562A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH10242810A (ja) | ラッチ回路 | |
| JPH0358614A (ja) | 半導体装置 | |
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JPH0143650Y2 (ja) | ||
| JPH0122367Y2 (ja) | ||
| JP2642950B2 (ja) | 半導体集積回路 | |
| JPH073943B2 (ja) | 過電流保護回路 | |
| JPH0229117A (ja) | リセット回路 | |
| CN115333516A (zh) | 一种por电路 | |
| CN114325414A (zh) | 电池浮空状态的检测电路及检测方法 | |
| RU2231917C2 (ru) | Генератор импульсов | |
| JPH05218834A (ja) | リセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 14 |