JPS6395825A - バツクアツプ電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばマイクロコンピュータ使用の電子ｎ
器で、停電等の電源停市時にメモリに記憶内容を一時保
持させるためのバックアップ電源回路に関する。

（従来の技術） 一般に、マイクロコンピュータを使用した電子機器には
、電源停止１一時にメモリに記憶内容を一時保持させる
ために、電池または第５図に示すようなコンデンサＣ（
ダイオードＤは電源への逆流防１１―川）によるバック
アップ電源回路が備えられている。ところが、電池また
はコンデンサは寿命や放電によってメモリの：：ｄ憶保
持に必要な保証電圧を維持できなくなる。

ここで、メモリは保持電圧がゼロになれば記憶内容がり
、リアしてさほど大きな問題を生じないが、供給電圧が
保証電圧以下になると記憶内容が変わってしまうことが
ある。この場合、例えばバックアップ電源回路の出力電
圧がメモリの記憶保持に必要な保証電圧以下となってい
たときに停電等によって通常電源の動作が停止１−する
と、通常電源動作からバックアップ電源動作に切替わっ
た時点でメモリ内容が変わってしまう。このため、再び
通常電源動作に切替わったときもはや正°常動作には戻
らず、誤動作が生じて機器破損の恐れがある。

（発明が解決しようとする問題点） この発明は、従来回路では出力電圧がメモリの記憶保持
保証電圧以下となるとメモリの記憶内２容が変わってし
まい、通常電源復帰時に機器の誤動作を生じさせてしま
うという問題を改潟するためになされたもので、出力電
圧が保証電圧以下となった場合に通常電源復帰時の機器
の２１動作を防１１；することのできるバックアップ電
源回路を提０（することを［１的とする。

［発明の構成］ （問題点を解決するための手段） この発明に係るバックアップ電源回路は、メモリに記憶
保持用の電源電圧を供給するものにおいて、電源電圧が
前記メモリの記憶保持に必要な保証電圧量ドとなったこ
とを険出し０、電源電圧出力を遮断するように構成され
る。

（作用） ］−記構成によるバックアップ電源回路は、電源電圧が
メモリの記憶体１！ｊに必要な保証電圧以下となった場
合には電源出力を遮断してゼロとし、メモリをクリアさ
せる。このため、通常電源の復帰時でも誤動作が生じる
恐れはない。

（゛実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図はコンデンサをバックアップ電源とする回路にこ
の発明を適用した場合の基本構成を示すものである。す
なわち、このバックアップ電源回路は、通常電源（図示
せず）の電源電圧が供給される入力端子１１と、ダイオ
ードＤ及びコンデンサＣからなるバックアップ電源部１
２と、遮断回路１３と、マイクロコンピュータのＲＡＭ
の電源端ｒＶＤＩ３に接続される出力端ｒ・１４で構成
され、バックアップ電源部！２の出力電圧がＲＡＭの記
憶内容が保証される減電圧以下になるとき遮断回路１３
で電源出力を遮断してゼロとし、ＲＡＭをクリアさせる
ようにしたものである。減電圧において、ＲＡＭの内容
が変わったところで通常電源が復帰すると、ＲＡＭの記
憶内容が変わってしまっているので不具合を生じる。そ
こで、ＲＡ　Ｍをクリアさせて初期状態に戻すようにし
ている。これはホールド動作機能を持ったマイクロコン
ピュータでは、ＲＡＭをクリアさせるには電源電圧をゼ
ロにする以外に方法がないためである。

第２図は第１図に示す回路の具体的な構成を示すもので
１．１−２遮断回路Ｉ３はＲ１，Ｒ２及びトランジスタ
Ｑｌよりなる電圧検出部＋３１と、抵抗Ｒ３，Ｒ４及び
トランジスタＱ２よりなる遮断スイッチ部１３２で構成
される。

１−記構成において、以ドその動作について説明する。

通常電源が正常に動作している場合、電源電圧ＰＳが入
力端子１１を介してバックアップ電源部１２のコンデン
サＣに印加される。このため、コンデンサＣからバック
アップ電源電圧Ｖ（が発生される。ダイオードＤはコン
デンサＣの電源側放電を防＋１−するためのものである
。

」−記人力電源電圧ＰＳまたはコンデンサＣで発生した
バックアップ電源電圧ＶＣは電圧検出回路１３１及び遮
断スイッチ部１３２に０（給される。まず、人力電源電
圧ＰＳが供給された場合、抵抗Ｒ１゜Ｒ２によってトラ
ンジスタＱｌがオンとなり、続いて抵抗Ｒ３，Ｒ４によ
ってトランジスタＱ２がオンとなる。このため、メモリ
にはそのまま電源電圧ＰＳが出力電圧ｖ　ｏｕｔとして
供給されることになる。ここで、通常電源が停止１．状
態となってバックアップ電源部！２の出力ＶＣに切替イ
〕す、この電圧ＶＣが低下すると、電圧検出回路１３１
がこれを検出してトランジスタＱｌをオフとする。この
ため、遮断スイッチ部１３２のトランジスタＱ１がオフ
となり、メモリへの出力電圧ｖ　ｏｕｔを遮断してゼロ
とする。

このような動作を行なうために上記抵抗Ｒ３゜Ｒ４を以
下のように設定する。まず、トランジスタＱｌがオンで
あるものとして、トランジスタＱ２についてベース電流
■１３２がゼロに近くなるときのベース・エミッタ間電
圧をＶＢＩＥ２とすると、が成立するから、 が導かれる。ここでＲ４を１とすると、Ｒ３はとなる。

同様にＲ１，Ｒ２もＲ２を１とすればＲ１は となる。つまり、Ｒ１：　Ｒ２−Ｒ３；　Ｒ４の関係に
設定する。各トランジスタＱｌ　、’Ｑ２の動作点はそ
れぞれＲ１とＲ２，Ｒ３とＲ４の比によって決定される
。このため、各抵抗比をそれぞれメモリの記憶保持を保
証する電圧に対応させて設定すれば、バックアップ電源
部１２の出力ＶＣが保証電圧以下となるときトランジス
タＱ１．Ｑ２をオフさせることができる。

したがって、に記構域によるバックアップ電源回路は、
バックアップ電源電圧ＶＣがメモリの記憶保持Ｒ１能な
保証電圧具ドとなるとき電源出力Ｖ　ｏｕｔを遮断する
ので、メモリをクリアさせることができ、これによって
通常電源が復帰しても機器の誤動作を生じるようなこと
はない。

尚、第２図の回路について第３図に示すように出力電圧
Ｖ　ｏｕｔを抵抗Ｒ５を介してトランジスタＱ１のベー
スに帰還させるようにすれば、トランジスタＱｌの動作
が で決定されるため、バックアップ電源電圧ＶＣが低下し
たとき抵抗Ｒ１を大きくした場合と同様の動作をする。

したがって、第２図の回路よりトランジスタＱｌ、Ｑ２
のスイッチング速度が速くなる。また、第３図の回路に
第４図に示すように抵抗ＲＧ及び定電圧ダイオードＺに
よる定電圧回路ＩＢを付加し、遮断用のスイッチ素子と
してトランジスタＱ２．Ｑ３の２段構成とすることによ
り、ｉｌ：、確に動作点を設定することができる。その
他、この発明の要旨を逸脱しない範囲で種々変形しても
同様に実施可能である。

［発明の効果］ 以にのようにこの発明によれば、出力電圧が保証電圧以
下となった場合に通常電源復帰時の機器の誤動作を防＋
１−することのできるバックアップ電源回路を提供する
ことができる。

【図面の簡単な説明】

’：ｊｉ　１図はこの発明に係るバックアップ電源回路
の一実施例を示す基本構成図、第２図は同実施例の具体
的な構成を示す回路図、第３図及び第４図はそれぞれこ
の発明に係る他の実施例を示す回路図、第５図は゛従来
のバックアップ電源回路のｔ＆成を示す回路図である。 １１・・・入力端子、１２・・・バックアップ電源部、
１３・・・遮断回路、１３１・・・電圧検出回路、１３
２・・・遮断スイッチ部、１４・・・出力端子。 出願人代理人　弁理士　鈴江武彦 第５図

Claims (1)

【特許請求の範囲】
1. メモリに記憶保持用の電源電圧を供給するバックアップ
   電源回路において、前記電源電圧が前記メモリの記憶保
   持に必要な保証電圧以下となったことを検出する電圧検
   出手段と、この検出手段の検出時に前記電源電圧出力を
   遮断する遮断手段とを具備したことを特徴とするバック
   アップ電源回路。