JPH0720759Y2 - 停電補償誤動作防止機能を有する電源回路 - Google Patents
停電補償誤動作防止機能を有する電源回路Info
- Publication number
- JPH0720759Y2 JPH0720759Y2 JP1990007501U JP750190U JPH0720759Y2 JP H0720759 Y2 JPH0720759 Y2 JP H0720759Y2 JP 1990007501 U JP1990007501 U JP 1990007501U JP 750190 U JP750190 U JP 750190U JP H0720759 Y2 JPH0720759 Y2 JP H0720759Y2
- Authority
- JP
- Japan
- Prior art keywords
- power failure
- voltage
- computer
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Sources (AREA)
Description
【考案の詳細な説明】 （考案の利用分野） 本考案はマイクロコンピュータや各種のディジタル回路
への定電圧電源供給、停電時のバックアップ、電源投入
時のリセットを行う、停電補償誤動作防止機能を有する
電源回路に関するものである。
への定電圧電源供給、停電時のバックアップ、電源投入
時のリセットを行う、停電補償誤動作防止機能を有する
電源回路に関するものである。
（考案の背景） 近年における半導体技術の著しい発達に伴い、コンピュ
ータを初めとする様々なディジタル回路が、あらゆる分
野に応用されるようになっている。
ータを初めとする様々なディジタル回路が、あらゆる分
野に応用されるようになっている。
これらのディジタル・コンピュータは勿論、コンピュー
タを伴わないディジタル回路でも、その多くは始動時に
回路全体のリセット動作を必要とし、即ち、リセットは
ハードウエア的には、コンピュータや各種のディジタル
回路を正しいシーケンスに戻す方法である。
タを伴わないディジタル回路でも、その多くは始動時に
回路全体のリセット動作を必要とし、即ち、リセットは
ハードウエア的には、コンピュータや各種のディジタル
回路を正しいシーケンスに戻す方法である。
第３図は、最も簡単でよく用いられるコンピュータの電
源回路であり、特に４〜８ビットの１チップのマイクロ
コンピュータなどでよく採用されている。
源回路であり、特に４〜８ビットの１チップのマイクロ
コンピュータなどでよく採用されている。
第３図（ａ）の回路の動作を説明すると、電源が投入さ
れると、ローレベルリセット端子の電圧はR2×C2の時定
数で上昇するので、第３図（ｂ）のように、リセト端子
のスレッショルド電圧を例えば約1/2Vccとすれば、ｔ≒
0.7（R2C2）のリセットパルスが得られることになる。
なお、ダイオードD1は電源オフ時のリセット用コンデン
サC2の放電用である。
れると、ローレベルリセット端子の電圧はR2×C2の時定
数で上昇するので、第３図（ｂ）のように、リセト端子
のスレッショルド電圧を例えば約1/2Vccとすれば、ｔ≒
0.7（R2C2）のリセットパルスが得られることになる。
なお、ダイオードD1は電源オフ時のリセット用コンデン
サC2の放電用である。
直流入力には逆電流防止用ダイオードD2及び電流制限抵
抗R1を介してバックアップ用の大容量コンデンサC1が並
列に接続されている。
抗R1を介してバックアップ用の大容量コンデンサC1が並
列に接続されている。
この電源回路は簡単ではあるが、色々な不都合がある。
例えばリセット端子に印加される電圧はR2C2の時定数で
立ち上がりが遅くなっているが、電源の立ち上がりが遅
い場合には相対的にローレベルリセット電圧として役に
立たなくなる。
例えばリセット端子に印加される電圧はR2C2の時定数で
立ち上がりが遅くなっているが、電源の立ち上がりが遅
い場合には相対的にローレベルリセット電圧として役に
立たなくなる。
また、コンピュータや一般のディジタル回路では、内部
のレジスタなどの初期化するためにリセットをかけるこ
とから、クロック信号と併せてリセットを行うが、この
クロック信号との関係でリセット信号の適切なセットア
ップ時間及びホールド時間が必要となる。
のレジスタなどの初期化するためにリセットをかけるこ
とから、クロック信号と併せてリセットを行うが、この
クロック信号との関係でリセット信号の適切なセットア
ップ時間及びホールド時間が必要となる。
更に、第３図のようにコンピュータや一般のディジタル
回路には、停電、特に電源しゅん断時のバックアップと
して、数ファラッドの大容量コンデンサを具備している
ことが多いが、この場合、一旦停電した後の電源再投入
時に、バックアップ用の大容量コンデンサが十分に充電
されない間に再度停電が発生した場合は、コンピュータ
やディジタル回路が停電処理を行う時間がとれずに誤動
作をしたり、停電後徐々にバックアップ用の大容量コン
デンサの電圧が低下する過程で、コンピュータの内部メ
モリの内容が不定となり、表示が変化したりする。
回路には、停電、特に電源しゅん断時のバックアップと
して、数ファラッドの大容量コンデンサを具備している
ことが多いが、この場合、一旦停電した後の電源再投入
時に、バックアップ用の大容量コンデンサが十分に充電
されない間に再度停電が発生した場合は、コンピュータ
やディジタル回路が停電処理を行う時間がとれずに誤動
作をしたり、停電後徐々にバックアップ用の大容量コン
デンサの電圧が低下する過程で、コンピュータの内部メ
モリの内容が不定となり、表示が変化したりする。
従って、コンピュータやディジタル回路を常に確実に停
電処理及び復電処理させることのできる電源回路は、コ
ンピュータやディジタル回路の停電処理及び復電処理動
作を確実にさせる一つの手段として応用範囲の非常に広
いものである。
電処理及び復電処理させることのできる電源回路は、コ
ンピュータやディジタル回路の停電処理及び復電処理動
作を確実にさせる一つの手段として応用範囲の非常に広
いものである。
（考案の目的） 本考案の目的は、大容量コンデンサで停電補償されてい
るコンピュータやディジタル回路の停電処理を安定確実
に行わせることができる、停電補償誤動作防止機能を有
する電源回路を提供することである。
るコンピュータやディジタル回路の停電処理を安定確実
に行わせることができる、停電補償誤動作防止機能を有
する電源回路を提供することである。
（考案の特徴） 上記目的を達成するために、本考案は、停電時には停電
処理を行うコンピュータやディジタル回路の電源端子に
定電圧電源を供給する定電圧回路と、該定電圧回路によ
り充電され、停電時に電源端子に電源を供給する大容量
コンデンサとを備えた電源回路において、停電を検出
し、コンピュータやディジタル回路がリセットされる前
に停電処理を行わせるために停電検出信号をコンピュー
タやディジタル回路の停電処理用入力端子に入力させる
停電検出手段と、入力側が大容量コンデンサに接続さ
れ、出力側がコンピュータやディジタル回路のリセット
端子に接続されて、大容量コンデンサの充電電圧を検出
し、検出電圧が所定値より低い時にコンピュータやディ
ジタル回路をリセットさせるための電圧レベルをリセッ
ト端子に与え、検出電圧が所定値以上の時にコンピュー
タやディジタル回路のリセットを解除させるための電圧
レベルに切り換える電圧検出手段とを設けたことを特徴
とする。
処理を行うコンピュータやディジタル回路の電源端子に
定電圧電源を供給する定電圧回路と、該定電圧回路によ
り充電され、停電時に電源端子に電源を供給する大容量
コンデンサとを備えた電源回路において、停電を検出
し、コンピュータやディジタル回路がリセットされる前
に停電処理を行わせるために停電検出信号をコンピュー
タやディジタル回路の停電処理用入力端子に入力させる
停電検出手段と、入力側が大容量コンデンサに接続さ
れ、出力側がコンピュータやディジタル回路のリセット
端子に接続されて、大容量コンデンサの充電電圧を検出
し、検出電圧が所定値より低い時にコンピュータやディ
ジタル回路をリセットさせるための電圧レベルをリセッ
ト端子に与え、検出電圧が所定値以上の時にコンピュー
タやディジタル回路のリセットを解除させるための電圧
レベルに切り換える電圧検出手段とを設けたことを特徴
とする。
（考案の実施例） 第１図に、コンピュータCPUに用いられた本考案の一実
施例である、停電補償誤動作防止機能を有する電源回路
Ｓをしめす。
施例である、停電補償誤動作防止機能を有する電源回路
Ｓをしめす。
外部より供給された直流電源入力は、電源用集積回路IC
1によりコンピュータやディジタル回路用の安定な定電
圧として作成され、逆電流防止ダイオードD1を経てコン
ピュータCPUの電源端子に供給される。
1によりコンピュータやディジタル回路用の安定な定電
圧として作成され、逆電流防止ダイオードD1を経てコン
ピュータCPUの電源端子に供給される。
逆電流防止ダイオードD1の出力は、また、電流制限のた
めの抵抗R1を介してバックアップ用の大容量コンデンサ
C1に供給される。
めの抵抗R1を介してバックアップ用の大容量コンデンサ
C1に供給される。
大容量コンデンサC1に並列に、電圧検出用集積回路IC2
の入力端子、即ち、電圧検出端子が接続される。この電
圧検出用集積回路IC2はオープン・コレクタ型の出力端
子を有し、検出電圧がスレショルド値より高いときには
出力が開放状態となり、検出電圧がスレショルド値より
低いときには出力が短絡状態となる。
の入力端子、即ち、電圧検出端子が接続される。この電
圧検出用集積回路IC2はオープン・コレクタ型の出力端
子を有し、検出電圧がスレショルド値より高いときには
出力が開放状態となり、検出電圧がスレショルド値より
低いときには出力が短絡状態となる。
電圧検出用集積回路IC2の出力端子は、抵抗R2、リセッ
ト用コンデンサC2及びダイオードD2により構成されるリ
セット回路の、リセット用コンデンサC2に接続され、抵
抗R2とリセット用コンデンサC2と電圧検出用集積回路IC
2の非接地側の出力端子の接続点は、コンピュータCPUの
リセット端子に接続される。
ト用コンデンサC2及びダイオードD2により構成されるリ
セット回路の、リセット用コンデンサC2に接続され、抵
抗R2とリセット用コンデンサC2と電圧検出用集積回路IC
2の非接地側の出力端子の接続点は、コンピュータCPUの
リセット端子に接続される。
更に、今一つの電圧検出用集積回路IC3も電圧検出用集
積回路IC2と同様のオープン・コレクタ型であり、直流
入力電圧を監視し、その電圧検出端子は電源用集積回路
IC1の入力端子に並列に接続され、その出力端子はコン
ピュータCPUの割込端子に接続されると共に、抵抗R3を
介して逆電流防止ダイオードD1の出力に接続される。
積回路IC2と同様のオープン・コレクタ型であり、直流
入力電圧を監視し、その電圧検出端子は電源用集積回路
IC1の入力端子に並列に接続され、その出力端子はコン
ピュータCPUの割込端子に接続されると共に、抵抗R3を
介して逆電流防止ダイオードD1の出力に接続される。
即ち、二つの電圧検出用集積回路IC2,IC3を用いて、電
圧検出用集積回路IC2は電源電圧の回復、即ち、復電検
出に用いると共に、電圧検出用集積回路IC3を停電検出
に用いることにより、電圧検出用集積回路IC2が電圧異
常を検出する前に電圧検出用集積回路IC3により停電を
検出して、停電検出信号をコンピュータCPUの割込端子
に入力させ、停電処理を行わせる。
圧検出用集積回路IC2は電源電圧の回復、即ち、復電検
出に用いると共に、電圧検出用集積回路IC3を停電検出
に用いることにより、電圧検出用集積回路IC2が電圧異
常を検出する前に電圧検出用集積回路IC3により停電を
検出して、停電検出信号をコンピュータCPUの割込端子
に入力させ、停電処理を行わせる。
また、電源の回復時には大容量コンデンサC1の電圧を電
圧検出用集積回路IC2で検出し、再度停電しても停電処
理が実施できる電圧にまで大容量コンデンサC1が充電さ
れたことを確認してコンピュータCPUの復電処理を行わ
せるようにする。
圧検出用集積回路IC2で検出し、再度停電しても停電処
理が実施できる電圧にまで大容量コンデンサC1が充電さ
れたことを確認してコンピュータCPUの復電処理を行わ
せるようにする。
第２図は、本考案の一実施例である電源回路Ｓがコンピ
ュータCPUの停電処理及び復電処理を行わせるタイムチ
ャートである。
ュータCPUの停電処理及び復電処理を行わせるタイムチ
ャートである。
直流入力が供給されると、まず、電圧検出用集積回路IC
3が直流入力電圧4.5Vで出力を開放し、コンピュータCPU
の割込端子にハイレベルの電圧が入力される。R1C1の時
定数により大容量コンデンサC1の充電電圧が上昇する
と、端子電圧が4.5Vに達したときに電圧検出用集積回路
IC2が出力を開放し、この時にローレベルのリセット信
号がハイレベルに反転し、コンピュータCPUに与えられ
て、コンピュータCPUが復電処理により立ち上がる。
3が直流入力電圧4.5Vで出力を開放し、コンピュータCPU
の割込端子にハイレベルの電圧が入力される。R1C1の時
定数により大容量コンデンサC1の充電電圧が上昇する
と、端子電圧が4.5Vに達したときに電圧検出用集積回路
IC2が出力を開放し、この時にローレベルのリセット信
号がハイレベルに反転し、コンピュータCPUに与えられ
て、コンピュータCPUが復電処理により立ち上がる。
コンピュータCPUが動作中に停電が発生すると、大容量
コンデンサC1の電圧は徐々に低下するから、電圧検出用
集積回路IC2はしばらく開放しているが、電圧検出用集
積回路IC3が直に短絡して、コンピュータCPUの割込端子
がローレベルとなり、リセット端子は或る時間ハイレベ
ルに保たれるので、この間、コンピュータCPUは停電処
理を割込処理にて行う。
コンデンサC1の電圧は徐々に低下するから、電圧検出用
集積回路IC2はしばらく開放しているが、電圧検出用集
積回路IC3が直に短絡して、コンピュータCPUの割込端子
がローレベルとなり、リセット端子は或る時間ハイレベ
ルに保たれるので、この間、コンピュータCPUは停電処
理を割込処理にて行う。
停電が回復し、再び直流入力が供給されはじめると、ま
ず電圧検出用集積回路IC3の出力が開放されてしばらく
して、大容量コンデンサC1の充電電圧が4.5Vにまで充電
されるから、電圧検出用集積回路IC2がこれを検出して
出力を開放するので、大容量コンデンサC1に十分な充電
が行われる状態までコンピュータCPUにリセット信号が
与えられて、リセット解除により復電処理が行われる。
ず電圧検出用集積回路IC3の出力が開放されてしばらく
して、大容量コンデンサC1の充電電圧が4.5Vにまで充電
されるから、電圧検出用集積回路IC2がこれを検出して
出力を開放するので、大容量コンデンサC1に十分な充電
が行われる状態までコンピュータCPUにリセット信号が
与えられて、リセット解除により復電処理が行われる。
このように、二つの電圧検出用集積回路IC2,IC3の電圧
検出の時間差、即ち、出力開放の時間差により、コンピ
ュータCPUの停電処理及び復電処理を安定・確実に行
い、大容量コンデンサC1の充電不足時やバックアップ動
作での電圧低下時に生じるコンピュータCPUの動作の不
定を防止することができる。
検出の時間差、即ち、出力開放の時間差により、コンピ
ュータCPUの停電処理及び復電処理を安定・確実に行
い、大容量コンデンサC1の充電不足時やバックアップ動
作での電圧低下時に生じるコンピュータCPUの動作の不
定を防止することができる。
なお、電圧検出用集積回路IC2,IC3の検出電圧特性にヒ
ステリシスをもたせ、上昇電圧検出点＞下降電圧検出点
とし、検出電圧差を適切にすることにより、コンピュー
タCPUの停電処理及び復電処理がより確実となり、例え
ば、停電・回復の繰返しの場合においても、表示器DSP
のチラツキを防ぐことができる。
ステリシスをもたせ、上昇電圧検出点＞下降電圧検出点
とし、検出電圧差を適切にすることにより、コンピュー
タCPUの停電処理及び復電処理がより確実となり、例え
ば、停電・回復の繰返しの場合においても、表示器DSP
のチラツキを防ぐことができる。
（考案と実施例の対応） 図示実施例における電源用集積回路IC1が本考案の定電
圧回路に相当し、電圧検出用集積回路IC3が停電検出手
段に、電圧検出用集積回路IC2が電圧検出手段に、コン
ピュータCPUの割込端子が停電処理用入力端子に、それ
ぞれ相当する。
圧回路に相当し、電圧検出用集積回路IC3が停電検出手
段に、電圧検出用集積回路IC2が電圧検出手段に、コン
ピュータCPUの割込端子が停電処理用入力端子に、それ
ぞれ相当する。
（考案の効果） 以上説明したように、本考案によれば、停電検出手段に
よる停電検出時から、停電での大容量コンデンサの充電
電圧の徐々の低下に応じた電圧検出手段によるコンピュ
ータやディジタル回路のリセットまでの時間差の間に、
コンピュータやディジタル回路に停電処理を行わせるよ
うにしたから、大容量コンデンサで停電補償されている
コンピュータやディジタル回路の停電処理を安定確実に
行わせることができる。例えば、一旦停電した後の復電
時にバックアップ用の大容量コンデンサが所定値まで充
電されない内に再度停電が発生した場合、従来技術で
は、復電時に直ちに復電処理が行われ、そこですぐに停
電が発生すると、バックアップ用の大容量コンデンサの
充電電圧が低いため、正しくない停電処理が行われてし
まう可能性があった。これに対して、本考案によれば、
復電時にバックアップ用の大容量コンデンサの充電電圧
が低ければ、コンピュータやディジタル回路はリセット
された状態のままで復電処理は行われないので、再度停
電が発生した時に、停電処理が行われなくても、最初の
停電時の停電処理が有効に維持されている状態である。
よって、停電処理の安定性確実性を増すことができる。
よる停電検出時から、停電での大容量コンデンサの充電
電圧の徐々の低下に応じた電圧検出手段によるコンピュ
ータやディジタル回路のリセットまでの時間差の間に、
コンピュータやディジタル回路に停電処理を行わせるよ
うにしたから、大容量コンデンサで停電補償されている
コンピュータやディジタル回路の停電処理を安定確実に
行わせることができる。例えば、一旦停電した後の復電
時にバックアップ用の大容量コンデンサが所定値まで充
電されない内に再度停電が発生した場合、従来技術で
は、復電時に直ちに復電処理が行われ、そこですぐに停
電が発生すると、バックアップ用の大容量コンデンサの
充電電圧が低いため、正しくない停電処理が行われてし
まう可能性があった。これに対して、本考案によれば、
復電時にバックアップ用の大容量コンデンサの充電電圧
が低ければ、コンピュータやディジタル回路はリセット
された状態のままで復電処理は行われないので、再度停
電が発生した時に、停電処理が行われなくても、最初の
停電時の停電処理が有効に維持されている状態である。
よって、停電処理の安定性確実性を増すことができる。
第１図は本考案の一実施例を示す回路図、第２図は同じ
くその停電時及び復電時の動作を示すタイムチャート、
第３図は従来の電源回路及びその動作を示す回路図及び
タイムチャートである。 C1……大容量コンデンサ、C2……リセット用コンデン
サ、D1……ダイオード、D2……ダイオード、IC1……電
源用集積回路、IC2,IC3……電圧検出用集積回路、R1,
R2,R3……抵抗、Ｓ……電源回路、CPU……コンピュー
タ。
くその停電時及び復電時の動作を示すタイムチャート、
第３図は従来の電源回路及びその動作を示す回路図及び
タイムチャートである。 C1……大容量コンデンサ、C2……リセット用コンデン
サ、D1……ダイオード、D2……ダイオード、IC1……電
源用集積回路、IC2,IC3……電圧検出用集積回路、R1,
R2,R3……抵抗、Ｓ……電源回路、CPU……コンピュー
タ。
Claims (1)
- 【請求項１】停電時には停電処理を行うコンピュータや
ディジタル回路の電源端子に定電圧電源を供給する定電
圧回路と、該定電圧回路により充電され、停電時に前記
電源端子に電源を供給する大容量コンデンサとを備えた
電源回路において、 停電を検出し、コンピュータやディジタル回路がリセッ
トされる前に停電処理を行わせるために停電検出信号を
コンピュータやディジタル回路の停電処理用入力端子に
入力させる停電検出手段と、 入力側が前記大容量コンデンサに接続され、出力側がコ
ンピュータやディジタル回路のリセット端子に接続され
て、前記大容量コンデンサの充電電圧を検出し、検出電
圧が所定値より低い時にコンピュータやディジタル回路
をリセットさせるための電圧レベルを前記リセット端子
に与え、検出電圧が所定値以上の時にコンピュータやデ
ィジタル回路のリセットを解除させるための電圧レベル
に切り換える電圧検出手段とを設けたことを特徴とす
る、停電補償誤動作防止機能を有する電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990007501U JPH0720759Y2 (ja) | 1990-01-31 | 1990-01-31 | 停電補償誤動作防止機能を有する電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990007501U JPH0720759Y2 (ja) | 1990-01-31 | 1990-01-31 | 停電補償誤動作防止機能を有する電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03100930U JPH03100930U (ja) | 1991-10-22 |
| JPH0720759Y2 true JPH0720759Y2 (ja) | 1995-05-15 |
Family
ID=31511161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990007501U Expired - Lifetime JPH0720759Y2 (ja) | 1990-01-31 | 1990-01-31 | 停電補償誤動作防止機能を有する電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720759Y2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139225A (ja) * | 1982-02-12 | 1983-08-18 | Matsushita Electric Ind Co Ltd | 停電記憶回路 |
| JPS595325A (ja) * | 1982-07-01 | 1984-01-12 | Sanyo Electric Co Ltd | メモリ保持電圧検出回路 |
| JPS5947622A (ja) * | 1982-09-10 | 1984-03-17 | Hitachi Ltd | 制御装置の停電処理回路 |
| JPS60103236U (ja) * | 1983-12-20 | 1985-07-13 | 三洋電機株式会社 | 電子装置 |
| JPH0670769B2 (ja) * | 1987-04-24 | 1994-09-07 | 株式会社日立製作所 | 電源制御方式 |
-
1990
- 1990-01-31 JP JP1990007501U patent/JPH0720759Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03100930U (ja) | 1991-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720759Y2 (ja) | 停電補償誤動作防止機能を有する電源回路 | |
| US4845467A (en) | Keyboard having microcomputerized encoder | |
| JPS62259121A (ja) | １チツプｃｐｕの電源装置 | |
| CN217181045U (zh) | 一种供电电路、主板及电子设备 | |
| JP3193175B2 (ja) | 電池電圧低下検出回路 | |
| JPH0624900Y2 (ja) | メモリバックアップ電源装置 | |
| JPH0726748Y2 (ja) | リセット回路 | |
| JP2722348B2 (ja) | 発振回路 | |
| JPH0241959Y2 (ja) | ||
| JPH0122367Y2 (ja) | ||
| JPS59133619A (ja) | デ−タ保護装置 | |
| JPS5943778A (ja) | エレベ−タの制御装置 | |
| JPS5858839A (ja) | 停電検知回路 | |
| JP3285975B2 (ja) | カメラ制御用バイポーラｉｃ | |
| JPH0229117A (ja) | リセット回路 | |
| JPH059812B2 (ja) | ||
| JPS6134634B2 (ja) | ||
| KR890004676Y1 (ko) | 정전시 데이타 유지회로 | |
| KR920002393Y1 (ko) | 전압감지에 의한 메모리 백업회로 | |
| JP2775088B2 (ja) | 異常検出装置 | |
| JPH063454Y2 (ja) | メモリ用バックアップ回路 | |
| JPH02211019A (ja) | 停電検出回路 | |
| JPS6122721A (ja) | 停電時間検出装置 | |
| JPH0363764B2 (ja) | ||
| JPH03242719A (ja) | Ｒａｍ内容保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |