JPS5858839A

JPS5858839A - 停電検知回路

Info

Publication number: JPS5858839A
Application number: JP56155728A
Authority: JP
Inventors: 仁鈴木
Original assignee: Gencorp Inc
Current assignee: Aerojet Rocketdyne Holdings Inc
Priority date: 1981-09-30
Filing date: 1981-09-30
Publication date: 1983-04-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、停電検知回路に関するものである。

さらに詳しくはマイクロコンピュータ等を応用し、さら
に記憶装置を備えた電子機器において、電源が停電、若
しくは電源電圧が異常にダウンしたりした場合に、機器
の動作を一時的に中断しその時の状態をメモリに格納し
、電源復帰後に動作を継続できるようにすると同時にＣ
λＳＯ３ＲＡＭのメモリーデータを保護したりするなど
機器の異常動作を防止する必要がある。本発明は、その
ための制御信号をシースケンス通りに正しく送出するこ
とを目的とした回路（二関するものである。

この種の回路は、従来、多数のトランジスタ等を用いて
構成されていたため、部品数が多く、回路が複雑となり
、コスト高になるという欠点があった。

本発明は上述の欠点を改善するためになされたもので、
回路構成を簡単にするとともに、僅かのＩＣ化された部
品を主体として構成し部品数も少なくなるようにし、さ
らに信号の立ち上りと立ち下りの不安定をなくすように
したものである。

以下本発明の一実施例を図面に基づいて説明する。

第１図において、（１）は機器に供給されているＡＣ電
源の電圧に異常が発生したか否かを検出する検出回路で
、この検出回路（１）は次のように構成されている。す
なわち、機器に供給している非安定電圧の検出端子（２
）はツェナーダイオード（３）と抵抗（４）を介して接
地され、その接続点は抵抗（５）を介してトランジスタ
（６）のベースに接続されている。このトランジスタ（
６）のエミッタは接地され、コレクタは抵抗（７）を介
してパ、ツテリ電源端子（８）と後述する０ＭＯ８ＩＣ
（９１α０１（Ｉυα２への電源供給端子Ｑ３に接続さ
れている。

ＩはＣｕＯ２ＩＣで形成されたナンドゲー）ＣＩＩと０
０を交差結合してなるＲ８フリップフロップ回路で、こ
のフリップフロップ回路ａ養のＲ入力側には前記検出回
路（１）のトランジスタ（６）のコレクタがＣｕＯ２Ｉ
Ｃで形成されたインバータ回路（９）を介して接続され
ている。前記ＲＳＳフリップフロラ回路ａ４のＱ出力側
には、電源電圧ダウン検知信号（以下ＦＤ倍信号いう）
の出力端子Ｃｌ５１が接続され、Ｑ出力側には、第１の
遅延回路００が接続されている。この第１の遅延回路Ｈ
は充放電用の抵抗α力およびコンデンサＱＩＩＤを直列
に接続するとともに、この抵抗（１７１に、これより小
さい値の充電用の抵抗ａ９とダイオード翰の直列回路を
並列に接続してなるものである。

前記第１の遅延回路α６）の抵抗０７）とコンデンサ０
ｇＪとの接続点（Ｂ）には、０ＭＯ８ＩＣで形成された
インバータ回路ａ２を介してリセット信号（以下ＲＡＴ
信号という）の出力端子ｅ＋１が接続されている。この
Ｒ８Ｔ信号の出力端子（２Ｄには充放電用の抵抗（２２
とコンデンサ（ハ）とからなる第２の遅延回路（財）が
接続され、この抵抗（２３とコンデンサ（ハ）との接続
点（Ａ）は前記ＲＳＳフリップフロラ回路（１４）のＳ
入力側に接続されている。

また、前記ナンドゲー）Ｑｌ（１υおよびインバータ　
　　　。

回路（９）α２には前記電源供給端子（１３）がらバッ
テリ電圧（ＶＢ）が供給されるようになっている。

つぎに作用を説明する。

第２図の時刻１゜時にはまだ機器に電源電圧が加えられ
ていない。そのため、電源電圧検出端子（２）の電圧は
同図（ａ）のようにＯｖとなり検出回路（１）のトラン
ジスタ（６）はオフである１、このため、Ｒ８フリップ
フロップ回路αａのＲ入力はｒＬＪとなり、Ｑ出力はｒ
ＨＪとなるのでＱ出力すなわちＦＤ倍信号第２図（ｄ）
のように「Ｈ」（この場合バッテリ電圧■おが現われる
）となる。また、前記Ｑ出力がｒＨＪのときはコンデン
サ０８）が充電されていて接続点（Ｉ３）が同図（ｃ）
のようにｒＨＪなのでＲ８Ｔ信号は同図（ｅ）のように
インバータ回路α２で反転されてｒＬＪである。また、
接続点（Ａ）も「Ｌ」である。

つぎに、１．時に至って機器に所定の電源電圧が加えら
れると、電源電圧検出端子（２）の電圧もまた第２図（
、）のように所定ノベル（例えば５Ｖ　）以上になり、
トランジスタ（６）がオンしてＲ８フリップフロップ回
路Ｑ４）のＲ入力がｒＬＪから「Ｈ」に変る。

このため、Ｑ出力がｒＬＪになり、ＰＤ倍信号図図（ａ
ｔに示すように「Ｈ」（但し、この電圧はＩＣを動作さ
せる電源電圧で５■になる）を維持する。

一方、前記Ｑ出力がｒＬＪになると第１の遅延回路ａｅ
ノコンデンサα＆の電荷が抵抗αηを介して除々に放電
するので、このコンデンサＱ８）と抵抗αＤとで定まる
時定数（Ｔ、）経過後に接続点（Ｂｌは第２図（ｃ）の
ようにｒＨＪからｒＬＪに変る。すると、直ちにＲＳ　
１’信号は同図（ｅｌのようにｒＨＪに変り、リセット
が解除される。

つぎに１７時に至って、機器の電源が停電または低下し
たものとする。すると、端子（２）の電圧が５■に低下
する前にトランジスタ（６）がオフし、ＲＳＳフリップ
フロラ回路（１４）のＲ入力がｒＬＪに変り、Ｑ出力が
「Ｈ」に変り、ＰＤ倍信号直ちに「Ｌ」に反転する。こ
こでＱ出力がｒＨＪに変ったことから第１の遅延回路Ｏ
ｅのコンデンサＱｇＩには、抵抗αη０とダイオード（
イ）を介してコンデンサ（１８１が放電する時間（ＴＩ
）に比較して早く充電され、これらの抵抗ＱηＱｌとコ
ンデンサＱ８１とで定まる時定数（Ｔ、）だけ遅れてＲ
８Ｔ信号が第２図（ｅ）のように「ＨＪからｒＬＪとな
る。この時点で第２の遅延回路（２尋のコンデンサ（ハ
）の電荷が抵抗Ｑ２を介して放電されるので接続点（Ａ
）は第２図（ｂ）のようにコンデンサ（ハ）と抵抗（２
りとで定まる時定数（Ｔ３）経過後ｒＬＪに変る。この
ようにＰＤ他号の電圧を期間（Ｔ、）・の間「Ｌ」に変
えるのは、期間（Ｔ、）の間に機器に電源が再投入され
ると、機器が不安定な状態で起動し誤動作をする等の問
題を有するため、期間（Ｔ３）の間は機器を作動しない
ように制御するためである。

そして、時間ｔ３の時点では、ＰＤ倍信号再び同図（ｄ
）にて示すよう（二「Ｈ」　（■８レベル）となり、時
間ｔ。と同じ状態；二なる。このように、時間ｔ、以降
は機器は初期状態にもどり、正常な動作状態になる。

本発明は上記のように構成したので、回路構成が簡単で
しかも部品数が少なくて済みコストも安くなる。しかも
、バッテリでバックアップしているＲ８フリップフロッ
プ回路を用いて信号の立ち上りと立ち下りの時間を制御
したものである。

【図面の簡単な説明】

第１図は本発明による停電検知回路の一実施例を示す回
路図、第２図はタイムチャートである。（１）・・・異常電圧の検出回路、（２）・・・電圧検
出端子、（３）・・・ツェナーダイオード、（４）　（
５）　（７）　（ｌηα９（２２・・・抵抗、（６）・
・・トランジスタ、（８）・・・バッテリ電源端子、（
９）　Ｑ２）・・・インバータ回路、（Ｉｎ）（ＩＩ）
・・・ナントゲート、（１階・・・電源供給端子、α修
・・ＲＳフリップフロップ回路、Ｑ５１・・・ＰＤ信号
出力端子、θＦ９・・・第１遅延回路、Ｑ８　Ｃ２３）
−・・コンデンサ、（イ）・・・ダイオード、Ｑυ・・
・Ｒ８Ｔ信号出力端子、Ｃ２４）・・・第２遅延回路。特許出願人　株式会社　ゼ　ネ　ラ　ルＣ）１′・同　　加納−鋤゛；−１１ヒー　　・　・Ｊ

Claims

【特許請求の範囲】

（１）　　機器に供給すべき電源電圧の低下又は停電を
検出する検出回路と、この検出回路の出力信号をＲ入力
とし、バッテリでバックアップされたＲ８フリップフロ
ップ回路と、このＲ８フリップフロップ回路のＱ出力側
に接続された第１遅延回路と、この第１遅延回路の出力
側に接続されたインバータ回路と、このインバータ回路
の出力側に接続されその出力を前記Ｒ８フリップフロッ
プ回路の８入力とした第２遅延回路とからなり、前記Ｒ
ＳＳフリップフロラ回路のＱ出力をパワーダウン検知信
号とし、前記インバータ回路の出力をリセット信号とし
、これらの信号を機器に所定の順序で逐次送出するよう
にした停電検知回路。
（２）第１遅延回路および第２遅延回路は抵抗とコンデ
ンサからなる充放電回路とした特許請求の範囲第１項記
載の停電検知回路。