JPH01259480A - Ｉｃカードのクロック信号切換装置 - Google Patents
Ｉｃカードのクロック信号切換装置Info
- Publication number
- JPH01259480A JPH01259480A JP63087996A JP8799688A JPH01259480A JP H01259480 A JPH01259480 A JP H01259480A JP 63087996 A JP63087996 A JP 63087996A JP 8799688 A JP8799688 A JP 8799688A JP H01259480 A JPH01259480 A JP H01259480A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- card
- signal
- external
- external clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 101150049032 ACL1 gene Proteins 0.000 description 2
- 101100448894 Arabidopsis thaliana GLR3.1 gene Proteins 0.000 description 2
- 101150023061 acpP gene Proteins 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明はＩＣカードのクロック信号切換装置に関し、
特に、内部クロック信号で動作するＩＣカードを端末装
置に装着したとき、内部クロック信号に代えて端末装置
から供給される外部クロック信号で動作するようにクロ
ック信号を切換えるようなＩＣカードのクロック信号切
換装置に関する。
特に、内部クロック信号で動作するＩＣカードを端末装
置に装着したとき、内部クロック信号に代えて端末装置
から供給される外部クロック信号で動作するようにクロ
ック信号を切換えるようなＩＣカードのクロック信号切
換装置に関する。
［従来の技術］
最近では、表示器が設けられたＩＣカードが種々の分野
で用いられている。このようなＩＣカードは、カード単
体で動作可能になっているのみならず、端末装置に装着
しても動作可能になされている。このために、ＩＣカー
ド内には、電池と内部クロック信号を発生する内部クロ
ック信号発生回路とが内蔵されていて、ＩＣカード単体
では、内部クロック信号に基づいて動作する。
で用いられている。このようなＩＣカードは、カード単
体で動作可能になっているのみならず、端末装置に装着
しても動作可能になされている。このために、ＩＣカー
ド内には、電池と内部クロック信号を発生する内部クロ
ック信号発生回路とが内蔵されていて、ＩＣカード単体
では、内部クロック信号に基づいて動作する。
一方、ＩＣカードを端末装置に装着したときには、端末
装置から外部電源がＩＣカードに供給されるとともに、
外部クロック信号も供給される。
装置から外部電源がＩＣカードに供給されるとともに、
外部クロック信号も供給される。
そして、ＩＣカードは外部クロック信号に基づいて動作
を行なう。このために、ＩＣカード単体で動作させると
きには内部クロック信号に切換え、ＩＣカードを端末装
置に装着したときには、外部クロック信号に切換えるよ
うに、クロック信号を切換える必要がある。すなわち、
ＩＣカードが単体で動作しているのかあるいは端末装置
に接続されているのかを検知する必要がある。このため
の検知方法として、ＩＣカードに設けられている外部端
子の機械的接触を検知する方法と、ＩＣカードに内蔵さ
れている電池の電圧と端末装置に装着したときに供給さ
れる内部電源との電圧差を検知゛する方法とがある。
を行なう。このために、ＩＣカード単体で動作させると
きには内部クロック信号に切換え、ＩＣカードを端末装
置に装着したときには、外部クロック信号に切換えるよ
うに、クロック信号を切換える必要がある。すなわち、
ＩＣカードが単体で動作しているのかあるいは端末装置
に接続されているのかを検知する必要がある。このため
の検知方法として、ＩＣカードに設けられている外部端
子の機械的接触を検知する方法と、ＩＣカードに内蔵さ
れている電池の電圧と端末装置に装着したときに供給さ
れる内部電源との電圧差を検知゛する方法とがある。
［発明が解決しようとする課題］
しかしながら、上述の機械的接触を検知するために、外
部端子に検知装置を取付けるのは、ＩＣカードの構造上
困難がある。また、電源電圧の差を検知する方法は、Ｉ
Ｃカードに内蔵されている電池の電圧と外部から供給さ
れる電源の電圧との差が小さい場合には、検知できない
場合があり、ＩＣカード単体で使用しているときにノイ
ズが混入すると、端末装置に装着されたものと判断され
てしまい、誤動作の原因になりやすい。
部端子に検知装置を取付けるのは、ＩＣカードの構造上
困難がある。また、電源電圧の差を検知する方法は、Ｉ
Ｃカードに内蔵されている電池の電圧と外部から供給さ
れる電源の電圧との差が小さい場合には、検知できない
場合があり、ＩＣカード単体で使用しているときにノイ
ズが混入すると、端末装置に装着されたものと判断され
てしまい、誤動作の原因になりやすい。
さらに、ＩＣカードと端末装置との間でデータの通信中
に、強制的にＩＣカードが端末装置から排出された場合
、外部クロック信号から内部クロック信号に急激に変化
するため、ＩＣカードに内蔵されているプログラムが暴
走を起こしてしまうおそれがあった。
に、強制的にＩＣカードが端末装置から排出された場合
、外部クロック信号から内部クロック信号に急激に変化
するため、ＩＣカードに内蔵されているプログラムが暴
走を起こしてしまうおそれがあった。
それゆえに、この発明の主たる目的は、ＩＣカード単体
で使用した状態においてもあるいはＩＣカードを端末装
置に装着した場合であっても、安定した動作が可能なＩ
Ｃカードのクロック信号切換装置を提供することである
。
で使用した状態においてもあるいはＩＣカードを端末装
置に装着した場合であっても、安定した動作が可能なＩ
Ｃカードのクロック信号切換装置を提供することである
。
［課題を解決するための手段］
この発明は電池と内部クロック信号を発生するクロック
信号発生回路とが内蔵され、内部クロック信号に基づい
て動作し、端末装置に装着したとき、該端末装置から電
源と外部クロック信号とが供給されるＩＣカードにおい
て、内部クロック信号を外部クロック信号に切換えるた
めのクロック信号切換装置であって、ＩＣカードを端末
装置に装置したときに供給される外部クロック信号を計
数するクロック信号計数手段と、クロック信号計数手段
が予め定める数の外部クロック信号を計数したことに応
じて、内部クロック信号に代えて外部クロック信号を選
択して出力するクロック信号切換手段とを備えて構成し
たものである。
信号発生回路とが内蔵され、内部クロック信号に基づい
て動作し、端末装置に装着したとき、該端末装置から電
源と外部クロック信号とが供給されるＩＣカードにおい
て、内部クロック信号を外部クロック信号に切換えるた
めのクロック信号切換装置であって、ＩＣカードを端末
装置に装置したときに供給される外部クロック信号を計
数するクロック信号計数手段と、クロック信号計数手段
が予め定める数の外部クロック信号を計数したことに応
じて、内部クロック信号に代えて外部クロック信号を選
択して出力するクロック信号切換手段とを備えて構成し
たものである。
［作用コ
この発明に係るＩＣカードのクロック信号切換装置は、
ＩＣカードが端末装置に装着されたときに供給される外
部クロック信号が予め定める数だけ与えられたときに、
内部クロック信号に代えて外部クロック信号を選択する
ように切換える。
ＩＣカードが端末装置に装着されたときに供給される外
部クロック信号が予め定める数だけ与えられたときに、
内部クロック信号に代えて外部クロック信号を選択する
ように切換える。
［発明の実施例］
第１図はこの発明の一実施例の全体の構成を示すブロッ
ク図である。
ク図である。
まず、第１図を参照して、この発明の一実施例の概略の
構成について説明する。ＩＣカード１には外部端子２が
設けられている。この外部端子２はＩＣカード１を端末
装置に装着したときに電気的に接続するためのものであ
って、この外部端子２を介して端末装置から外部電源と
外部クロック信号と外部リセット信号とが与えられる。
構成について説明する。ＩＣカード１には外部端子２が
設けられている。この外部端子２はＩＣカード１を端末
装置に装着したときに電気的に接続するためのものであ
って、この外部端子２を介して端末装置から外部電源と
外部クロック信号と外部リセット信号とが与えられる。
これらの外部電源と外部クロック信号と外部リセット信
号はクロック切換回路３に与えられる。内部発振回路４
は内部クロック信号を発生するものであって、クロック
切換回路３はこの内部発振回路４から発振された内部ク
ロック信号と、外部端子２を介して入力される外部クロ
ック信号とを切換えて、内部回路５に与える。
号はクロック切換回路３に与えられる。内部発振回路４
は内部クロック信号を発生するものであって、クロック
切換回路３はこの内部発振回路４から発振された内部ク
ロック信号と、外部端子２を介して入力される外部クロ
ック信号とを切換えて、内部回路５に与える。
第２Ａ図および第２Ｂ図はこの発明の一実施例の具体的
な電気回路図である。
な電気回路図である。
まず、第２Ａ図において、カウンタ１７は外部クロック
信号ｆ。ｕｔを予め定める数だけ計数したとき、ＮＡＮ
Ｄゲート１８から“Ｌｍレベルの“φＰ”信号およびイ
ンバータ１９から“Ｈ″レベル“φＰ“信号を出力する
ためのＱφ４１Ｑφ、信号を出力するものである。切換
回路２０はφＰ倍信号応じて、内部クロック信号ｆｉｎ
と外部クロック信号ｆ。ｕｔを切換えるものであって、
いずれかのクロック信号をシステムクロックφとして第
１図に示した内部回路５とカウンタ２１に出力するもの
である。カウンタ２１はタイミング信号ＡＣＬＲ，ＡＣ
Ｌ’をゲート２２．２３およびラッチ回路２４によって
作り出すための信号Ｆ１〜Ｆ４を出力するためのもので
ある。
信号ｆ。ｕｔを予め定める数だけ計数したとき、ＮＡＮ
Ｄゲート１８から“Ｌｍレベルの“φＰ”信号およびイ
ンバータ１９から“Ｈ″レベル“φＰ“信号を出力する
ためのＱφ４１Ｑφ、信号を出力するものである。切換
回路２０はφＰ倍信号応じて、内部クロック信号ｆｉｎ
と外部クロック信号ｆ。ｕｔを切換えるものであって、
いずれかのクロック信号をシステムクロックφとして第
１図に示した内部回路５とカウンタ２１に出力するもの
である。カウンタ２１はタイミング信号ＡＣＬＲ，ＡＣ
Ｌ’をゲート２２．２３およびラッチ回路２４によって
作り出すための信号Ｆ１〜Ｆ４を出力するためのもので
ある。
第２Ｂ図において、カウンタ７は外部クロック信号ｆ。
ｕｔによってリセットされ、内部クロック信号ｆｉｎを
計数し、ＡＲ倍信号作り出すためのタイミング信号ＡＲ
Ｑｏ−ＡＲＱ２を発生するものである。ラッチ回路１２
は外部リセット信号によってラッチされ、内部クロック
信号ｆｌｎから外部クロック信号ｆ。ｕｔに切換えられ
てから、数サイクル後に“Ｈ” レベルになるＡＣＬＲ
信号によってリセットされる。同期回路１３はシステム
クロックφから作り出されたクロック信号φ３゜φ４に
、ラッチ回路１２の出力を同期させた信号ＡＣＬＩを作
り出すためのものである。
計数し、ＡＲ倍信号作り出すためのタイミング信号ＡＲ
Ｑｏ−ＡＲＱ２を発生するものである。ラッチ回路１２
は外部リセット信号によってラッチされ、内部クロック
信号ｆｌｎから外部クロック信号ｆ。ｕｔに切換えられ
てから、数サイクル後に“Ｈ” レベルになるＡＣＬＲ
信号によってリセットされる。同期回路１３はシステム
クロックφから作り出されたクロック信号φ３゜φ４に
、ラッチ回路１２の出力を同期させた信号ＡＣＬＩを作
り出すためのものである。
第３図、第４図および第５図はこの発明の一実施例の具
体的な動作を説明するためのタイミング図である。
体的な動作を説明するためのタイミング図である。
次に、第２Ａ図ないし第５図を参照して、この発明の一
実施例の具体的な動作について説明する。
実施例の具体的な動作について説明する。
まず、ＩＣカード１を端末装置に装着することなく、単
体で動作させるときには、ＩＣカード１に設けられてい
る電源投入スイッチ（図示せず）を操作すると、パワー
オンリセット信号ＦＯＲが第２Ａ図に示すＯＲゲート１
６を介してカウンタ１７のリセット入力端に与えられ、
このカウンタ１７がリセットされるとともにＯＲゲート
２５を介してカウンタ２１に与えられ、このカウンタ２
１もリセットされる。。このために、カウンタ１７のＱ
φ４１Ｑφ、の出力がそれぞれＬ”レベルとなり、それ
ぞれの出力がＮＡＮＤゲート１８に与えられる。このＮ
ＡＮＤゲート１８の出力であるφＰ倍信号“Ｈ”レベル
となり、ＮＡＮＤゲート１５の一方入力端に与えられる
。したがって、このＮＡＮＤゲート１５が開かれる。さ
らに、φＰ倍信号インバータ１９によって反転されて、
“Ｌ″レベルφＰ倍信号なり、切換回路２０に与えられ
る。切換回路２０はこのφＰ倍信号基づいて、内部クロ
ック信号ｆｉｎを選択し、システムクロックパルスφと
して第１図に示した内部回路５に出力する。そして、内
部回路５はこのシステムクロックパルスφに基づいて所
定の動作を行なう。
体で動作させるときには、ＩＣカード１に設けられてい
る電源投入スイッチ（図示せず）を操作すると、パワー
オンリセット信号ＦＯＲが第２Ａ図に示すＯＲゲート１
６を介してカウンタ１７のリセット入力端に与えられ、
このカウンタ１７がリセットされるとともにＯＲゲート
２５を介してカウンタ２１に与えられ、このカウンタ２
１もリセットされる。。このために、カウンタ１７のＱ
φ４１Ｑφ、の出力がそれぞれＬ”レベルとなり、それ
ぞれの出力がＮＡＮＤゲート１８に与えられる。このＮ
ＡＮＤゲート１８の出力であるφＰ倍信号“Ｈ”レベル
となり、ＮＡＮＤゲート１５の一方入力端に与えられる
。したがって、このＮＡＮＤゲート１５が開かれる。さ
らに、φＰ倍信号インバータ１９によって反転されて、
“Ｌ″レベルφＰ倍信号なり、切換回路２０に与えられ
る。切換回路２０はこのφＰ倍信号基づいて、内部クロ
ック信号ｆｉｎを選択し、システムクロックパルスφと
して第１図に示した内部回路５に出力する。そして、内
部回路５はこのシステムクロックパルスφに基づいて所
定の動作を行なう。
次に、ＩＣカード１を端末装置に装着した場合の動作に
ついて説明する。ＩＣカード１を端末装置に装着すると
、外部端子２に端末装置から外部電源と外部クロック信
号ｆ。ｕｔと外部リセット信号とが与えられる。“Ｌ“
レベルの外部リセット信号は第２Ｂ図に示すインバータ
１０によって反転され、第３図（Ｃ）に示すように“Ｈ
″レベルＡＣＬ信号としてＯＲ回路１１に与えられる。
ついて説明する。ＩＣカード１を端末装置に装着すると
、外部端子２に端末装置から外部電源と外部クロック信
号ｆ。ｕｔと外部リセット信号とが与えられる。“Ｌ“
レベルの外部リセット信号は第２Ｂ図に示すインバータ
１０によって反転され、第３図（Ｃ）に示すように“Ｈ
″レベルＡＣＬ信号としてＯＲ回路１１に与えられる。
ＯＲ回路１１の出力からは′ＨルベルのＡＣＬＸ信号が
出力され、ラッチ回路１２をラッチさせる。このラッチ
回路１２の出力は同期回路１３に与えられ、同期回路１
３はクロックパルスφ、。
出力され、ラッチ回路１２をラッチさせる。このラッチ
回路１２の出力は同期回路１３に与えられ、同期回路１
３はクロックパルスφ、。
φ４とラッチ回路１２の出力との同期をとって、第３図
（ｊ）に示すようなＡＣＬＩ信号を出力する。このＡＣ
ＬＩ信号は第２Ａ図に示すＮＡＮＤゲート１４の一方入
力端に与えられる。それによって、ＮＡＮＤゲート１４
が開かれる。ＮＡＮＤゲート１４の他方入力端には第３
図（ｂ）に示すような外部クロック信号ｆ。ｕｔが与え
られている。この外部クロック信号ｆ。ｕｔはＮＡＮＤ
ゲート１４を介してＮＡＮＤゲート１５に与えられる。
（ｊ）に示すようなＡＣＬＩ信号を出力する。このＡＣ
ＬＩ信号は第２Ａ図に示すＮＡＮＤゲート１４の一方入
力端に与えられる。それによって、ＮＡＮＤゲート１４
が開かれる。ＮＡＮＤゲート１４の他方入力端には第３
図（ｂ）に示すような外部クロック信号ｆ。ｕｔが与え
られている。この外部クロック信号ｆ。ｕｔはＮＡＮＤ
ゲート１４を介してＮＡＮＤゲート１５に与えられる。
このとき、カウンタ１７は第２Ｂ図に示すＯＲ回路１１
の出力であるＡＣＬｘ信号がＯＲ回路１６を介して与え
られていることによりリセットされており、第３図（ｆ
）（ｇ）に示すように、Ｑφ４１Ｑφ、の出力はそれぞ
れ“Ｌ°レベルになっている。このために、ＮＡＮＤゲ
ート１８の出力であるｉ信号は第３図（ｈ）に示すよう
に“Ｈ”レベルになって、ＮＡＮＤゲート１５が開かれ
る。それによって、外部クロック信号ｆ。ＵｔはＮＡＮ
Ｄゲート１５を介してカウンタ１７に与えられる。カウ
ンタ１７は外部クロック信号ｆ。ｕｔの計数を開始し、
予め定める数の外部クロック信号ｆ。ｕｔを計数したと
き、すなわちカウンタ１７のＱφ４１ＱφＳ出力がそれ
ぞれ“Ｈ”レベルになったとき、ＮＡＮＤゲート１８の
出力であるφＰ倍信号“Ｌ”レベルになって、ＮＡＮＤ
ゲート１５が閉じられる。それによって、外部クロック
信号ｆ。ｕｔがカウンタ１７に与えられなくなる。すな
わち、カウンタ１７は外部クロック信号ｆ。ｕｔの計数
を停止する。
の出力であるＡＣＬｘ信号がＯＲ回路１６を介して与え
られていることによりリセットされており、第３図（ｆ
）（ｇ）に示すように、Ｑφ４１Ｑφ、の出力はそれぞ
れ“Ｌ°レベルになっている。このために、ＮＡＮＤゲ
ート１８の出力であるｉ信号は第３図（ｈ）に示すよう
に“Ｈ”レベルになって、ＮＡＮＤゲート１５が開かれ
る。それによって、外部クロック信号ｆ。ＵｔはＮＡＮ
Ｄゲート１５を介してカウンタ１７に与えられる。カウ
ンタ１７は外部クロック信号ｆ。ｕｔの計数を開始し、
予め定める数の外部クロック信号ｆ。ｕｔを計数したと
き、すなわちカウンタ１７のＱφ４１ＱφＳ出力がそれ
ぞれ“Ｈ”レベルになったとき、ＮＡＮＤゲート１８の
出力であるφＰ倍信号“Ｌ”レベルになって、ＮＡＮＤ
ゲート１５が閉じられる。それによって、外部クロック
信号ｆ。ｕｔがカウンタ１７に与えられなくなる。すな
わち、カウンタ１７は外部クロック信号ｆ。ｕｔの計数
を停止する。
一方、“Ｌ″レベルφＰ倍信号インバータ１９によって
反転され、“Ｈ”レベルになって切換回路２０に与えら
れる。応じて、切換回路２０は外部クロック信号ｆ。ｕ
ｔをシステムクロックφとして内部回路５に出力する。
反転され、“Ｈ”レベルになって切換回路２０に与えら
れる。応じて、切換回路２０は外部クロック信号ｆ。ｕ
ｔをシステムクロックφとして内部回路５に出力する。
同時に、このシステムクロックφはカウンタ２１に与え
られ、カウンタ２１から第５図（ｃ）、 （ｄ）、
（ｅ）に示すタイミング信号Ｆ１〜Ｆ３が出力される
。そして、タイミング信号Ｆ１〜Ｆ３がいずれもＨ”レ
ベルになったとき、ＡＮＤゲート２２から第３図（ｋ）
、第５図（ｆ）示すような“Ｈ″レベルＡＣＬＲ信号が
出力され、このＡＣＬＲ信号によって第２Ｂ図に示すラ
ッチ回路１２がリセットされる。ラッチ回路１２がリセ
ットされると、同期回路１３から第３図（ｊ）に示すよ
うに、“Ｌ”レベルに立下がるＡＣＬＩ信号が出力され
る。このＡＣＬＩ信号によってＮＡＮＤゲート１４が閉
じられ。外部クロック信号ｆ。ｕｔがＮＡＮＤゲート１
５に与えられなくなる。
られ、カウンタ２１から第５図（ｃ）、 （ｄ）、
（ｅ）に示すタイミング信号Ｆ１〜Ｆ３が出力される
。そして、タイミング信号Ｆ１〜Ｆ３がいずれもＨ”レ
ベルになったとき、ＡＮＤゲート２２から第３図（ｋ）
、第５図（ｆ）示すような“Ｈ″レベルＡＣＬＲ信号が
出力され、このＡＣＬＲ信号によって第２Ｂ図に示すラ
ッチ回路１２がリセットされる。ラッチ回路１２がリセ
ットされると、同期回路１３から第３図（ｊ）に示すよ
うに、“Ｌ”レベルに立下がるＡＣＬＩ信号が出力され
る。このＡＣＬＩ信号によってＮＡＮＤゲート１４が閉
じられ。外部クロック信号ｆ。ｕｔがＮＡＮＤゲート１
５に与えられなくなる。
ＡＣＬＩ信号は内部回路５の状態を特定するために用い
られている。すなわち、ＡＣＬＩ信号が“Ｈ″の期間は
内部回路５が初期化され、ＡＣＬ１信号が“Ｌ”レベル
になった後に、内部回路５が動作する。すなわち、第３
図（ｊ）に示すように、ＡＣＬ１信号がＬ”レベルなる
のは、内部クロック信号ｆｉｎから外部クロック信号ｆ
。Ｕｔに切換わった後数サイクル後であるため、内部回
路５は安定した動作を行ない、誤動作を防止できる。
られている。すなわち、ＡＣＬＩ信号が“Ｈ″の期間は
内部回路５が初期化され、ＡＣＬ１信号が“Ｌ”レベル
になった後に、内部回路５が動作する。すなわち、第３
図（ｊ）に示すように、ＡＣＬ１信号がＬ”レベルなる
のは、内部クロック信号ｆｉｎから外部クロック信号ｆ
。Ｕｔに切換わった後数サイクル後であるため、内部回
路５は安定した動作を行ない、誤動作を防止できる。
次に、ＩＣカード１が端末装置から強制的に排出された
場合の動作を、第４図に示すタイミング図を参照して説
明する。ＩＣカード１が端末装置から排出されると、外
部クロック信号ｆ。ｕｔが与えられな（なる。このとき
、第２Ｂ図に示すように、外部クロック信号ｆ。ｕｔの
入力端子は、抵抗２６によってプルアップされているた
め、“Ｈ＃レベルになる。この“Ｈ“レベル信号はイン
バータ２７によって反転されてカウンタ７のリセット入
力端に与えられ、カウンタ７は第４図（ａ）に示す内部
クロック信号ｆｉｎの計数を開始する。そして、第４図
（ｂ）、 （ｄ）に示すように、カウンタ７のＡ Ｒ
Ｑｏ 、 Ａ ＲＱ ２信号が共に“Ｈ”レベルになり
かつφＰ倍信号′Ｈ“レベルになると、ラッチ回路９が
ラッチされ、第４図（ｅ）に示すように、ラッチ回路９
の出力であるＡ Ｒ信号が“Ｈ”レベルとなる。このＡ
Ｒ倍信号ＯＲ回路１１に入力され、ＯＲ回路１１の出力
であるＡＣＬｘ信号が第４図（ｇ）示すように“Ｈ゛に
なる。それによって、ラッチ回路１２がラッチされる。
場合の動作を、第４図に示すタイミング図を参照して説
明する。ＩＣカード１が端末装置から排出されると、外
部クロック信号ｆ。ｕｔが与えられな（なる。このとき
、第２Ｂ図に示すように、外部クロック信号ｆ。ｕｔの
入力端子は、抵抗２６によってプルアップされているた
め、“Ｈ＃レベルになる。この“Ｈ“レベル信号はイン
バータ２７によって反転されてカウンタ７のリセット入
力端に与えられ、カウンタ７は第４図（ａ）に示す内部
クロック信号ｆｉｎの計数を開始する。そして、第４図
（ｂ）、 （ｄ）に示すように、カウンタ７のＡ Ｒ
Ｑｏ 、 Ａ ＲＱ ２信号が共に“Ｈ”レベルになり
かつφＰ倍信号′Ｈ“レベルになると、ラッチ回路９が
ラッチされ、第４図（ｅ）に示すように、ラッチ回路９
の出力であるＡ Ｒ信号が“Ｈ”レベルとなる。このＡ
Ｒ倍信号ＯＲ回路１１に入力され、ＯＲ回路１１の出力
であるＡＣＬｘ信号が第４図（ｇ）示すように“Ｈ゛に
なる。それによって、ラッチ回路１２がラッチされる。
また、ＡＣＬｘ信号が“Ｈ”レベルになったことによっ
て、第２Ａ図に示すカウンタ１７および２１がリセット
され、ＮＡＮＤゲート１８は“Ｈ。
て、第２Ａ図に示すカウンタ１７および２１がリセット
され、ＮＡＮＤゲート１８は“Ｈ。
レベルのφＰ倍信号出力し、インバータ１９は第４図（
ｈ）に示すように、“Ｌ”レベルのφＰ倍信号出力する
。それによって、切換回路２０は内部クロック信号ｆｌ
ｎを選択して、内部回路５に出力する。このようにして
、ＩＣカード１が端末装置から強制的に排出されたとき
には、外部クロック信号ｆ。ｕｔから内部クロック信号
ｆ、。に切換えられ、その後ＡＣＬＩ信号が“Ｌ”レベ
ルになって、内部回路５が動作し始める。
ｈ）に示すように、“Ｌ”レベルのφＰ倍信号出力する
。それによって、切換回路２０は内部クロック信号ｆｌ
ｎを選択して、内部回路５に出力する。このようにして
、ＩＣカード１が端末装置から強制的に排出されたとき
には、外部クロック信号ｆ。ｕｔから内部クロック信号
ｆ、。に切換えられ、その後ＡＣＬＩ信号が“Ｌ”レベ
ルになって、内部回路５が動作し始める。
［発明の効果］
以上のように、この発明によれば、ＩＣカードを端末装
置に装着したとき、端末装置から供給される外部クロッ
ク信号を計数し、予め定める数の外部クロック信号を計
数したことに応じて、内部クロック信号に代えて外部ク
ロック信号を選択して出力するようにしたので、ＩＣカ
ードが単体で動作しているかあるいは端末装置に装着さ
れているかを正確に検出することができる。
置に装着したとき、端末装置から供給される外部クロッ
ク信号を計数し、予め定める数の外部クロック信号を計
数したことに応じて、内部クロック信号に代えて外部ク
ロック信号を選択して出力するようにしたので、ＩＣカ
ードが単体で動作しているかあるいは端末装置に装着さ
れているかを正確に検出することができる。
第１図はこの発明の一実施例の全体の構成を示すブロッ
ク図である。第２Ａ図および第２Ｂ図はこの発明の一実
施例の具体的な電気回路図である。 第３図、第４図および第５図はこの発明の一実施例の動
作を説明するためのタイミング図である。 図において、１はＩＣカード、２は外部端子、３はクロ
ック切換回路、４は内部発振回路、５は内部回路、６，
１０，１９．２５．２７はインバータ、７，１７．２１
はカウンタ、８，１４．１５．１８はＮＡＮＤゲート、
９，１２．２４はラッチ回路、１１．１６はＯＲ回路、
１３は同期回路、２０はクロック切換回路、２２．２３
はＡＮＤゲートを示す。 第１図
ク図である。第２Ａ図および第２Ｂ図はこの発明の一実
施例の具体的な電気回路図である。 第３図、第４図および第５図はこの発明の一実施例の動
作を説明するためのタイミング図である。 図において、１はＩＣカード、２は外部端子、３はクロ
ック切換回路、４は内部発振回路、５は内部回路、６，
１０，１９．２５．２７はインバータ、７，１７．２１
はカウンタ、８，１４．１５．１８はＮＡＮＤゲート、
９，１２．２４はラッチ回路、１１．１６はＯＲ回路、
１３は同期回路、２０はクロック切換回路、２２．２３
はＡＮＤゲートを示す。 第１図
Claims (1)
- 【特許請求の範囲】 電池と内部クロック信号を発生するクロック信号発生
回路とが内蔵され、前記内部クロック信号に基づいて動
作し、端末装置に装着したとき、該端末装置から電源と
外部クロック信号が供給されるＩＣカードにおいて、前
記内部クロック信号を外部クロック信号に切換えるため
のＩＣカードのクロック信号切換装置であって、 前記ＩＣカードを前記端末装置に装着したときに供給さ
れる前記外部クロック信号を計数するクロック信号計数
手段と、 前記クロック信号計数手段が予め定める数の外部クロッ
ク信号を計数したことに応じて、前記内部クロック信号
に代えて前記外部クロック信号を選択して出力するクロ
ック信号切換手段とを備えた、ＩＣカードのクロック信
号切換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63087996A JPH0610830B2 (ja) | 1988-04-09 | 1988-04-09 | Ｉｃカードのクロック信号切換装置 |
| US07/334,566 US4968899A (en) | 1988-04-09 | 1989-04-07 | Clock signal switching device of an IC Card |
| DE68923475T DE68923475T2 (de) | 1988-04-09 | 1989-04-07 | Taktschaltgerät einer IC-Karte. |
| EP89303478A EP0337684B1 (en) | 1988-04-09 | 1989-04-07 | Clock signal switching device of an IC card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63087996A JPH0610830B2 (ja) | 1988-04-09 | 1988-04-09 | Ｉｃカードのクロック信号切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01259480A true JPH01259480A (ja) | 1989-10-17 |
| JPH0610830B2 JPH0610830B2 (ja) | 1994-02-09 |
Family
ID=13930410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63087996A Expired - Fee Related JPH0610830B2 (ja) | 1988-04-09 | 1988-04-09 | Ｉｃカードのクロック信号切換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4968899A (ja) |
| EP (1) | EP0337684B1 (ja) |
| JP (1) | JPH0610830B2 (ja) |
| DE (1) | DE68923475T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009020861A (ja) * | 2007-06-12 | 2009-01-29 | Renesas Technology Corp | 処理装置およびクロック制御方法 |
| JP2014056588A (ja) * | 2013-10-23 | 2014-03-27 | Dainippon Printing Co Ltd | Ｉｃチップ、ｉｃカード、及びｉｃチップの動作方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2723296B2 (ja) * | 1989-06-06 | 1998-03-09 | 株式会社東芝 | 携帯可能媒体 |
| US5313619A (en) * | 1991-05-16 | 1994-05-17 | Gerard J. Severance | External clock unit for a computer |
| US5155443A (en) * | 1990-12-19 | 1992-10-13 | Emhart Industries, Inc. | Machine for inspecting the wall thickness of glass containers |
| JPH04336308A (ja) * | 1991-05-13 | 1992-11-24 | Nec Corp | マイクロコンピュータ |
| US5483185A (en) * | 1994-06-09 | 1996-01-09 | Intel Corporation | Method and apparatus for dynamically switching between asynchronous signals without generating glitches |
| US5801561A (en) * | 1995-05-01 | 1998-09-01 | Intel Corporation | Power-on initializing circuit |
| JP3493096B2 (ja) * | 1996-06-07 | 2004-02-03 | 株式会社東芝 | 半導体集積回路、ｉｃカード、及びｉｃカードシステム |
| GB2321744B (en) * | 1997-01-30 | 2000-05-17 | Motorola Inc | Portable data carrier and method for selecting operating mode thereof |
| DE10007285A1 (de) * | 2000-02-17 | 2001-08-23 | Orga Kartensysteme Gmbh | Chipkarte zum Erfassen von Messdaten sowie ein Chipkartensystem mit einer solchen Chipkarte |
| DE10007284A1 (de) * | 2000-02-17 | 2001-08-23 | Orga Kartensysteme Gmbh | Chipkarte |
| DE10057477B4 (de) * | 2000-11-20 | 2007-05-24 | Sagem Orga Gmbh | Chipkarte |
| DE102004021346A1 (de) * | 2004-04-30 | 2005-12-01 | Micronas Gmbh | Chip mit Versorgungseinrichtung |
| US7081780B2 (en) * | 2004-06-01 | 2006-07-25 | Randall Don Briggs | Reset circuitry for an integrated circuit |
| DE102007039226A1 (de) | 2007-08-20 | 2009-02-26 | Giesecke & Devrient Gmbh | Echtzeitmessung auf einem portablen Datenträger |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
| JPS59193366A (ja) * | 1983-04-19 | 1984-11-01 | Ricoh Co Ltd | 交流電源の瞬断検知装置 |
| US4651277A (en) * | 1983-09-16 | 1987-03-17 | Sanyo Electric Co., Ltd. | Control system for a magnetic disk drive unit |
| JPS60173949A (ja) * | 1984-02-20 | 1985-09-07 | Fujitsu Ltd | クロツク供給方式 |
| DE3563288D1 (en) * | 1984-04-02 | 1988-07-14 | Mitsubishi Electric Corp | Variable frequency power source operating system |
| JPS61236240A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 分散型デ−タ処理装置のクロツク選択方式 |
| US4675539A (en) * | 1985-09-17 | 1987-06-23 | Codex Corporation | Backup power system |
| JPS62237592A (ja) * | 1986-04-08 | 1987-10-17 | Casio Comput Co Ltd | Ｉｃカ−ドにおけるクロツク切換方式 |
| DE3780381T2 (de) * | 1986-08-29 | 1993-02-25 | Toshiba Kawasaki Kk | Tragbarer datentraeger. |
| US4850000A (en) * | 1987-11-05 | 1989-07-18 | Dallas Semiconductor Corporation | Gated shift register |
-
1988
- 1988-04-09 JP JP63087996A patent/JPH0610830B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-07 US US07/334,566 patent/US4968899A/en not_active Expired - Lifetime
- 1989-04-07 EP EP89303478A patent/EP0337684B1/en not_active Expired - Lifetime
- 1989-04-07 DE DE68923475T patent/DE68923475T2/de not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009020861A (ja) * | 2007-06-12 | 2009-01-29 | Renesas Technology Corp | 処理装置およびクロック制御方法 |
| JP2014056588A (ja) * | 2013-10-23 | 2014-03-27 | Dainippon Printing Co Ltd | Ｉｃチップ、ｉｃカード、及びｉｃチップの動作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4968899A (en) | 1990-11-06 |
| JPH0610830B2 (ja) | 1994-02-09 |
| DE68923475D1 (de) | 1995-08-24 |
| EP0337684A3 (en) | 1990-12-27 |
| EP0337684B1 (en) | 1995-07-19 |
| DE68923475T2 (de) | 1996-02-15 |
| EP0337684A2 (en) | 1989-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01259480A (ja) | Ｉｃカードのクロック信号切換装置 | |
| US5399926A (en) | Connected processing systems including mutual power off and signal path disconnect detection | |
| US5488319A (en) | Latch interface for self-reset logic | |
| JPH1195859A (ja) | 集積回路内蔵発振回路 | |
| US6408415B1 (en) | Test mode setup circuit for microcontroller unit | |
| CN101202458B (zh) | 电源供电电路 | |
| EP0005946A1 (en) | Time-period comparing device | |
| JPH06204993A (ja) | クロック断検出回路 | |
| JP3073194U (ja) | 電子装置 | |
| JP2854194B2 (ja) | マイクロコンピュータの発振クロック判定装置 | |
| CN115144740A (zh) | 一种上电锁存电路、上电锁存装置及上电锁存方法 | |
| KR200359921Y1 (ko) | 슬레이브 장치 | |
| JP2599379Y2 (ja) | バッテリ残量検出装置 | |
| CN113890521A (zh) | 延时关机控制电路、控制主机和船舶视频监视系统 | |
| JPH0229117A (ja) | リセット回路 | |
| CN118054771A (zh) | 无毛刺时钟切换电路及芯片、电器设备 | |
| JPH06207971A (ja) | 半導体装置内蔵試験信号発生回路 | |
| JP2526516B2 (ja) | 障害監視方式 | |
| JPS59121846A (ja) | 半導体集積回路装置 | |
| JPH0696042A (ja) | 相互結合された２台のマイクロコンピュータ−のリセット方法 | |
| JPS5858906B2 (ja) | 電源異常検出回路 | |
| JPH01123329A (ja) | 割込み回路 | |
| JPH04101147U (ja) | エツジ検出回路 | |
| JPS60214031A (ja) | マイコンのリセツト回路 | |
| KR20040020610A (ko) | 마이크로 프로세서 리셋회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |